WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001009717) PUCE PROCESSEUR DE SIGNAUX NUMERIQUES VIDEO
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/009717    N° de la demande internationale :    PCT/US2000/021191
Date de publication : 08.02.2001 Date de dépôt international : 02.08.2000
Demande présentée en vertu du Chapitre 2 :    22.02.2001    
CIB :
G06F 9/30 (2006.01), G06F 9/318 (2006.01), G06F 9/38 (2006.01), H04N 7/26 (2006.01), H04N 7/50 (2006.01)
Déposants : MORTON, Steven, G. [US/US]; (US)
Inventeurs : MORTON, Steven, G.; (US)
Mandataire : SMITH, Harry, F.; P.O. Box 815, Trumbull, CT 06611 (US)
Données relatives à la priorité :
60/146,685 02.08.1999 US
60/165,339 12.11.1999 US
60/194,441 04.04.2000 US
60/215,836 03.07.2000 US
09/633,226 31.07.2000 US
Titre (EN) VIDEO DIGITAL SIGNAL PROCESSOR CHIP
(FR) PUCE PROCESSEUR DE SIGNAUX NUMERIQUES VIDEO
Abrégé : front page image
(EN)A digital signal processor device (10) includes a data cache (11); a scalar arithmetic unit (26) coupled to the data cache; and a parallel processing unit (20) coupled to the data cache, where the parallel processing unit includes an n row by m column array of parallel arithmetic units (23), and n pattern matcher coprocessors (24) individual ones of which are coupled to one of said n rows of parallel arithmetic units. The device can be programmed using one-dimensional and two-dimensional parallel data types, and a program for the device can be made using a method that defines an amount of parallelism, and then using a compiler to produce code having the same amount, or a lesser amount, of parallelism than used to define the program.
(FR)Cette invention se rapporte à un dispositif processeur de signaux numériques (10), qui comprend une antémémoire de données (11), une unité arithmétique scalaire (26) couplée à l'antémémoire de données, et une unité de traitement parallèle (20) couplée à l'antémémoire de données et contenant une matrice de n rangées et de m colonnes d'unités arithmétiques parallèles (23) et n coprocesseurs coupleurs de motifs (24) couplés chacun à l'une des n rangées d'unités arithmétiques parallèles. On peut programmer ce dispositif en utilisant des types de données parallèles unidimensionnelles et bidimensionnelles et on peut élaborer un programme pour ce dispositif en utilisant un procédé qui définit une étendue de parallélisme et en utilisant ensuite un compilateur visant à produire un code ayant la même étendue de parallélisme ou une étendue inférieure à celle utilisée pour définir ledit programme.
États désignés : AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)