WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001008360) TABLE UNIFIEE POUR COMMUTATION L2, L3, L4 ET FILTRAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/008360    N° de la demande internationale :    PCT/US2000/016339
Date de publication : 01.02.2001 Date de dépôt international : 19.07.2000
Demande présentée en vertu du Chapitre 2 :    14.02.2001    
CIB :
H04L 12/46 (2006.01), H04L 12/54 (2013.01), H04L 12/747 (2013.01), H04L 12/931 (2013.01), H04L 29/06 (2006.01), H04L 29/12 (2006.01), H04L 12/935 (2013.01)
Déposants : BROADCOM CORPORATION [US/US]; 16215 Alton Parkway, P.O. Box 57013, Irvine, CA 92619-7013 (US) (Tous Sauf US).
KALKUNTE, Mohan [US/US]; (US) (US Seulement).
KADAMBI, Shiri [US/US]; (US) (US Seulement).
AMBE, Shekhar [IN/US]; (US) (US Seulement)
Inventeurs : KALKUNTE, Mohan; (US).
KADAMBI, Shiri; (US).
AMBE, Shekhar; (US)
Mandataire : NOLTE, N., Alexander; Arent Fox Kintner Plotkin & Kahn, PLLC, 1050 Connecticut Avenue, N.W., Suite 600, Washington, DC 20036-5339 (US)
Données relatives à la priorité :
60/145,076 21.07.1999 US
Titre (EN) UNIFIED TABLE FOR L2, L3, L4, SWITCHING AND FILTERING
(FR) TABLE UNIFIEE POUR COMMUTATION L2, L3, L4 ET FILTRAGE
Abrégé : front page image
(EN)A network switch for network communications, wherein the network switch includes at least one data port interface supporting a plurality of data ports transmitting and receiving data at a first data rate and a second data rate. The at least one data port interface includes an ingress logic circuit in communication with the at least one data port interface for generating at least one of an ingress address resolution and a filtering search request. A CPU interface is provided and configured to communicate with a CPU. A shared hierarchical memory structure including an internal memory in communication with the at least one data port interface, and an external memory in communication with a memory management unit via an external memory interface is provided. A communication channel is provided for communicating data between the at least one data port interface, the internal memory, the CPU interface, and the memory management unit. Additionally, a unified table is provided, wherein the unified table is in connection with the communication channel, and the at least one data port interface. The unified table contains packet handling data for the network switch.
(FR)La présente invention concerne une commutateur de réseau destiné à des communications de réseau. Ce commutateur comprend au moins une interface de port de données prenant en charge une pluralité de ports de données qui émettent et reçoivent à un premier et à un second débit de données. Ce ou ces interfaces de port de données comprennent un circuit à logique de droit d'accès qui communique avec cette ou ces interfaces de port de données de façon à générer au moins une résolution d'adresse de droit d'accès et une demande de recherche filtrante. Une interface d'UC est configurée de façon à communiquer avec une UC. Cette invention comprend aussi une structure hiérarchique à mémoire partagée qui inclut une mémoire interne en communication avec l'interface (les interfaces) de port de données, et une mémoire externe en communication avec une unité gestionnaire via une interface de mémoire externe. Un canal de communication permet de communiquer des données entre l'interface (les interfaces) de port de données, la mémoire interne, l'interface d'UC et l'unité gestionnaire de mémoire. Cette invention concerne enfin une table unifiée qui est connectée au canal de communication et à l'interface (aux interfaces) de port de données. Cette table unifiée contient des données de traitement de paquet destinées au commutateur de réseau.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)