WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001008214) CIRCUIT INTEGRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/008214    N° de la demande internationale :    PCT/JP1999/004014
Date de publication : 01.02.2001 Date de dépôt international : 27.07.1999
Demande présentée en vertu du Chapitre 2 :    27.07.1999    
CIB :
H03K 19/177 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome Chiyoda-ku Tokyo 101-8010 (JP) (Tous Sauf US).
SAITOU, Kayoko [JP/JP]; (JP) (US Seulement).
YABUKI, Sinobu [JP/JP]; (JP) (US Seulement).
AIHARA, Youichiro [JP/JP]; (JP) (US Seulement).
HIGETA, Keiichi [JP/JP]; (JP) (US Seulement)
Inventeurs : SAITOU, Kayoko; (JP).
YABUKI, Sinobu; (JP).
AIHARA, Youichiro; (JP).
HIGETA, Keiichi; (JP)
Mandataire : TOKUWAKA, Kousei; 16-8, Inokashira 5-chome Mitaka-shi Tokyo 181-0001 (JP)
Données relatives à la priorité :
Titre (EN) INTEGRATED CIRCUIT
(FR) CIRCUIT INTEGRE
Abrégé : front page image
(EN)An integrated circuit comprises a rectangular semiconductor chip, on which gate-array and storage sections are provided. The gate-array section includes a plurality of lines of I/O circuits formed at the same or predetermined intervals along one side of the semiconductor chip, and an array of standard cells is formed in the areas where no I/O circuits exist on the semiconductor chip. The storage section is arranged in areas of the gate-array section so as not to disturb the I/O circuits.
(FR)Ce circuit intégré comprend une puce rectangulaire à semi-conducteur, sur laquelle on a monté des sections de circuits prédiffusés et de stockage. La section de circuits prédiffusés comprend plusieurs lignes de circuits d'E/S formées au niveau de mêmes intervalles, ou d'intervalles déterminés, le long d'un côté de la puce à semi-conducteur, un réseau de cellules classiques étant formé dans les zones où n'existent pas de circuits d'E/S sur la puce. La section de stockage est agencée dans des zones de la section de circuits prédiffusés, de manière à ne pas gêner les circuits d'E/S.
États désignés : AE, AL, AU, BA, BB, BG, BR, CA, CN, CU, CZ, EE, GD, GE, HR, HU, ID, IL, IN, IS, JP, KR, LC, LK, LR, LT, LV, MG, MK, MN, MX, NO, NZ, PL, RO, SG, SI, SK, SL, TR, TT, UA, US, UZ, VN, YU.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SL, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)