WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001006708) DISPOSITIF DE GESTION DE TRANSFERT DE DONNEES ET APPAREIL ELECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/006708    N° de la demande internationale :    PCT/JP2000/004637
Date de publication : 25.01.2001 Date de dépôt international : 12.07.2000
CIB :
H04L 12/28 (2006.01), H04L 12/407 (2006.01), H04L 12/64 (2006.01)
Déposants : SEIKO EPSON CORPORATION [JP/JP]; 4-1, Nishi-shinjuku 2-chome, Shinjuku-ku, Tokyo 163-0811 (JP) (Tous Sauf US).
ISHIDA, Takuya [JP/JP]; (JP) (US Seulement).
KAMIHARA, Yoshiyuki [JP/JP]; (JP) (US Seulement)
Inventeurs : ISHIDA, Takuya; (JP).
KAMIHARA, Yoshiyuki; (JP)
Mandataire : INOUE, Hajime; Ogikubo TM Building, 2nd Floor, 26-13, Ogikubo 5-chome, Suginami-ku, Tokyo 167-0051 (JP)
Données relatives à la priorité :
11/201248 15.07.1999 JP
Titre (EN) DATA TRANSFER CONTROL DEVICE AND ELECTRONIC APPARATUS
(FR) DISPOSITIF DE GESTION DE TRANSFERT DE DONNEES ET APPAREIL ELECTRONIQUE
Abrégé : front page image
(EN)A data transfer control device capable of reducing a firmware processing load when a bus reset occurs, and an electronic apparatus using the device. An IEEE-1394-standard data transfer control device, wherein, when a received packet and the next received packet have different bus reset intervals, a bit (BT) to be toggled is generated and it is included in each header of each packet to be stored in a RAM. A bus reset pointer (bus reset header pointer, bus reset ORB pointer) is provided so as to easily discriminate between a received packet before bus reset occurring and a received packet after bus reset occurring. When transmission is halted by a bus reset occurred, a bus reset transmission halt status is sent to firmware via a register.
(FR)L'invention concerne un dispositif de gestion de transfert de données capable de réduire la charge de traitement d'un micrologiciel lors de la remise à zéro d'un bus. L'invention concerne également un appareil électronique qui utilise ce dispositif, ainsi qu'un dispositif de gestion de transfert de données correspondant à la norme IEEE-1394. Lorsque ce dispositif reçoit un premier paquet et le paquet suivant à des intervalles de remise à zéro de bus différents, un bit (BT) destiné à être basculé est généré puis inclus dans l'en-tête de chaque paquet destiné à être mémorisé dans une mémoire RAM. Un indicateur de remise à zéro de bus (que ce soit un indicateur d'en-tête de remise à zéro de bus ou un indicateur ORB de remise à zéro de bus) est par ailleurs prévu pour pouvoir facilement faire la distinction entre un paquet reçu avant la remise à zéro du bus et un paquet reçu avant cette remise à zéro du bus. Enfin, lorsque l'émission est interrompue par une remise à zéro du bus, un statut d'interruption de l'émission pour remise à zéro du bus est envoyé, via un registre, au micrologiciel.
États désignés : CN, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)