WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001004953) PROCEDE DE FABRICATION DE DISPOSITIF A SEMICONDUCTEUR PRESENTANT UNE COUCHE METALLIQUE FLOTTANT AU-DESSUS D'UN SUBSTRAT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/004953    N° de la demande internationale :    PCT/KR2000/000737
Date de publication : 18.01.2001 Date de dépôt international : 07.07.2000
Demande présentée en vertu du Chapitre 2 :    29.11.2000    
CIB :
H01L 23/522 (2006.01), H01L 23/64 (2006.01)
Déposants : KOREA ADVANCED INSTITUTE OF SCIENCE AND TECHNOLOGY [KR/KR]; 373-1, Kusong-dong, Yusong-gu, Taejon 305-701 (KR) (Tous Sauf US).
YOON, Jun, Bo [KR/KR]; (KR) (US Seulement).
HAN, Chul, Hi [KR/KR]; (KR) (US Seulement).
YOON, Eui, Sik [KR/KR]; (KR) (US Seulement).
KIM, Choong, Ki [KR/KR]; (KR) (US Seulement)
Inventeurs : YOON, Jun, Bo; (KR).
HAN, Chul, Hi; (KR).
YOON, Eui, Sik; (KR).
KIM, Choong, Ki; (KR)
Mandataire : LEE, Jong, Il; #904 BYC Building, 648-1, Yeoksam-dong, Kangnam-ku, Seoul 135-080 (KR)
Données relatives à la priorité :
1999/27603 08.07.1999 KR
Titre (EN) METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE HAVING A METAL LAYER FLOATING OVER A SUBSTRATE
(FR) PROCEDE DE FABRICATION DE DISPOSITIF A SEMICONDUCTEUR PRESENTANT UNE COUCHE METALLIQUE FLOTTANT AU-DESSUS D'UN SUBSTRAT
Abrégé : front page image
(EN)A method for manufacturing a semiconductor device where a passive element, such as, an inductor (104) is floating over a substrate (101), where an integrated circuit is formed, such that the overall area of the semiconductor device may be highly reduced. According to the present invention, a first metal layer (203) is formed on the substrate (101), a first masking layer is formed on a portion of the first metal layer (203), a second metal layer (205) is formed on other portion of the first metal layer (203) on which the first masking layer is not formed, and a second masking layer is formed on the first masking layer and the second metal layer (205). Then, the first masking layer and a portion of the second masking layer which includes a portion which covers the first masking layer is removed, a third metal layer (102) is formed on portions of the first (203) and second (205) metal layers which are exposed by the step of removing the first masking layer and the portion of the second masking layer. Finally, the second masking layer, the second metal layer (205), and the first metal layer (203) except a portion which the third metal layer (102) covers are removed. In this way, the area for integrating various passive elements can be saved and the overall area for the semiconductor device including the integrated circuit and the passive elements may be reduced.
(FR)La présente invention concerne un procédé de fabrication de dispositif à semiconducteur où un élément passif, tel qu'un inducteur (104), flotte au-dessus d'un substrat (101); un circuit intégré étant formé, de façon à réduire la surface globale du dispositif à semiconducteur de manière importante. Selon cette invention, une première couche métallique (203) est formée sur le substrat (101). Une première couche de masquage est formée sur une partie de la première couche métallique (203). Une deuxième couche métallique (205) est formée sur une autre partie de la première couche métallique (203) sur laquelle n'est pas formée la première couche de masquage. Une seconde couche de masquage est formée sur la première couche de masquage et sur la deuxième couche métallique (205). Puis, la première couche de masquage et une partie de la seconde couche de masquage qui comprend une partie recouvrant la première couche de masquage sont enlevées. Une troisième couche métallique (102) est formée sur certaines parties de la première (203) couche métallique et de la deuxième (205) couche métallique exposées lors de l'élimination de la première couche de masquage et de la partie de la seconde couche de masquage. Enfin, la seconde couche de masquage, la deuxième couche métallique (205), et la première couche métallique (203), à l'exception d'une partie recouverte par la troisième couche métallique (102) sont enlevées. Ainsi, on peut ménager la surface d'intégration d'éléments passifs variés et réduire la surface globale du dispositif à semiconducteur comprenant le circuit intégré et les éléments passifs.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)