WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001002959) SYSTEME ET PROCEDE AMELIORANT LA PROTECTION MULTIBIT CONTRE LES ERREURS DANS DES MEMOIRES D'ORDINATEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/002959    N° de la demande internationale :    PCT/US2000/017911
Date de publication : 11.01.2001 Date de dépôt international : 29.06.2000
Demande présentée en vertu du Chapitre 2 :    25.01.2001    
CIB :
G06F 11/10 (2006.01)
Déposants : SUN MICROSYSTEMS, INC. [US/US]; 901 San Antonio Road, Palo Alto, CA 94303 (US)
Inventeurs : WONG, Tayung; (US).
SINGHAL, Ashok; (US).
FANG, Clement; (US).
CARRILLO, John; (US).
KO, Han, Y.; (US)
Mandataire : KIVLIN, B., Noel; Conley, Rose & Tayon, P.C., P.O. Box 398, Austin, TX 78767-0398 (US).
HARRIS, Ian, Richard; D Young & Co., Briton House, Briton Street, Southampton SO14 3EB (GB)
Données relatives à la priorité :
09/347,117 02.07.1999 US
Titre (EN) A SYSTEM AND METHOD FOR IMPROVING MULTI-BIT ERROR PROTECTION IN COMPUTER MEMORY SYSTEMS
(FR) SYSTEME ET PROCEDE AMELIORANT LA PROTECTION MULTIBIT CONTRE LES ERREURS DANS DES MEMOIRES D'ORDINATEURS
Abrégé : front page image
(EN)A system and method for storing error correction check words in computer memory modules. Check bits stored in physically adjacent locations within a dynamic random access memory (DRAM) chip are assigned to different check words. By assigning check bits to check words in this manner, multi-bit soft errors resulting from errors in two or more check bits stored in physically adjacent memory locations will appear as single-bit errors to an error correction subsystem. Similarly, the likelihood of multi-bit errors occurring in the same check word may be reduced.
(FR)L'invention porte sur un système et un procédé de stockage des mots de contrôle des corrections d'erreur dans des modules de mémoires. Les bits de contrôle stockés dans des emplacements contigus sur une puce de DRAM sont attribués à différents mots de contrôle. En attribuant ainsi des bits de contrôle aux mots de contrôle, les erreurs multibit intermittentes dues à des erreurs sur deux ou plus bits de contrôle stockés dans des emplacements de mémoire contigus apparaîtront à un sous-système de correction comme des erreurs sur bit unique. De même, la probabilité que plusieurs erreurs sur bits multiples se produisent dans le même mot de contrôle pourra être réduite.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)