WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2001002957) PROCESSEUR DE SIGNAUX NUMERIQUES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2001/002957    N° de la demande internationale :    PCT/JP2000/004475
Date de publication : 11.01.2001 Date de dépôt international : 05.07.2000
CIB :
G06F 9/318 (2006.01), G06F 9/32 (2006.01), G06F 9/38 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 571-8501 (JP) (Tous Sauf US).
IMAMURA, Yasushi [JP/JP]; (JP) (US Seulement).
INOUE, Takao [JP/JP]; (JP) (US Seulement).
OKITA, Masaaki [JP/JP]; (JP) (US Seulement)
Inventeurs : IMAMURA, Yasushi; (JP).
INOUE, Takao; (JP).
OKITA, Masaaki; (JP)
Mandataire : HAYASE, Kenichi; Hayase & Co. Patent Attorneys, Esaka ANA Building, 8F, 17-1, Enoki-cho, Suita-shi, Osaka 564-0053 (JP)
Données relatives à la priorité :
11/191143 06.07.1999 JP
Titre (EN) DIGITAL SIGNAL PROCESSOR
(FR) PROCESSEUR DE SIGNAUX NUMERIQUES
Abrégé : front page image
(EN)A reservation processing register (26) having a construction capable of being set from an arithmetic unit (11) and storing addresses and an execution mode just as a task list (18), and a clear circuit (27) for clearing an execution mode when the address of the reservation processing register (26) is copied onto a program counter (21) are added into an arithmetic unit (12) anew. Whereby, a digital signal processor consisting of two arithmetic units may use respective arithmetic units to eliminate processing wait times and change processing sequences.
(FR)La présente invention concerne un registre de traitement à réservation (26) pouvant, par construction, être initialisé depuis une unité arithmétique (11). Ce registre sert à conserver des adresses et une indication de mode d'exécution simplement sous la forme d'une liste de tâches (18). En outre, un circuit d'effacement (27) assure l'effacement d'un mode d'exécution dès que l'adresse du registre de traitement à réservation (26) est reportée dans un compteur programme (21). Ce registre de traitement à réservation et le circuit d'effacement viennent compléter une unité arithmétique (12) ce qui fait qu'un processeur de signaux numériques comportant deux unités arithmétiques peut utiliser au choix chacune des unités arithmétiques de façon à éviter des temps d'attente de traitement et à modifier les séquences d'enchaînement des traitements.
États désignés : CN, ID, KR, SG, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)