WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000057484) CONDENSATEUR DE CIRCUIT INTEGRE DANS UN CIRCUIT INTEGRE A SILICIUM SUR ISOLANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/057484    N° de la demande internationale :    PCT/US2000/007321
Date de publication : 28.09.2000 Date de dépôt international : 17.03.2000
Demande présentée en vertu du Chapitre 2 :    16.10.2000    
CIB :
H01L 29/94 (2006.01)
Déposants : SILICON WAVE, INC. [US/US]; 6256 Greenwich Drive, Suite 300, San Diego, CA 92122 (US)
Inventeurs : SEEFELDT, James, D.; (US)
Mandataire : BERG, Richard, P.; Ladas & Parry, 5670 Wilshire Boulevard, Suite 2100, Los Angeles, CA 90036-5679 (US)
Données relatives à la priorité :
09/272,822 19.03.1999 US
Titre (EN) INTEGRATED CIRCUIT CAPACITOR IN A SILICON-ON-INSULATOR INTEGRATED CIRCUIT
(FR) CONDENSATEUR DE CIRCUIT INTEGRE DANS UN CIRCUIT INTEGRE A SILICIUM SUR ISOLANT
Abrégé : front page image
(EN)An integrated circuit capacitor (100) includes a silicon-on-insulator (SOI) substrate (102) and a doped epitaxial layer (114) of a first conductivity type formed on the SOI substrate (102). The doped epitaxial layer (114) is used as a first plate of the integrated circuit capacitor (100). A gate oxide layer (118) is formed on the doped epitaxial layer (114) and is used as a dielectric layer of the integrated circuit capacitor. A polysilicon gate (120) is formed on the gate oxide layer (118) and is used as a second plate of the integrated circuit capacitor. A method of forming an integrated circuit capacitor includes: establishing a silicon-on-insulator (SOI) substrate having an insulating layer formed on a substrate; forming a buried layer on the insulating layer; forming an epitaxial layer of a first conductivity type on the buried layer; forming a local oxidation silicon layer on the epitaxial layer that surrounds a first selected surface area of the epitaxial layer; implanting a collector into the epitaxial layer in the first selected surface area of the epitaxial layer; forming a gate oxide layer on the collector; and forming a polysilicon gate on the gate oxide layer and a first portion of the local oxidation silicon layer.
(FR)L'invention concerne un condensateur (100) de circuit intégré comprenant un substrat (102) de silicium sur isolant (SOI) et une couche épitaxiale (114) dopée possédant un premier type de conductivité et formée sur le substrat (102) de silicium sur isolant. La couche épitaxiale (114) dopée s'utilise comme première plaque du condensateur (100) de circuit intégré. Une couche (118) d'oxyde de grille est formée sur la couche épitaxiale (114) dopée et sert de couche diélectrique au condensateur de circuit intégré. Une grille (120) de polysilicium est formée sur la couche (118) d'oxyde de grille et sert de deuxième plaque au condensateur de circuit intégré. Un procédé d'élaboration d'un condensateur de circuit intégré consiste: à former un substrat de silicium sur isolant (SOI) possédant une couche isolante formée sur un substrat; à former une couche enfouie sur la couche isolante; à former une couche épitaxiale possédant un premier type de conductivité sur la couche enfouie; à former une couche de silicium à oxydation locale sur la couche épitaxiale entourant une première zone de surface sélectionnée de la couche épitaxiale; à implanter un collecteur dans la couche épitaxiale dans la première zone de surface sélectionnée de la couche épitaxiale; à former une couche d'oxyde de grille sur le collecteur; et à former une grille de polysilicium sur la couche d'oxyde de grille et une première partie de la couche de silicium à oxydation locale.
États désignés : AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)