WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000057482) NOUVEAU TRANSISTOR A GRILLE METALLIQUE ET CANAL ENTERRE, CONTRE-DOPE, ET PROCEDE DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/057482    N° de la demande internationale :    PCT/FR2000/000643
Date de publication : 28.09.2000 Date de dépôt international : 16.03.2000
Demande présentée en vertu du Chapitre 2 :    10.10.2000    
CIB :
H01L 21/336 (2006.01), H01L 29/06 (2006.01), H01L 29/10 (2006.01), H01L 29/49 (2006.01), H01L 29/78 (2006.01), H01L 29/786 (2006.01)
Déposants : FRANCE TELECOM [FR/FR]; 6, place d'Alleray, F-75015 Paris (FR) (Tous Sauf US).
SKOTNICKI, Thomas [FR/FR]; (FR) (US Seulement).
JURCZAK, Malgorzata [FR/FR]; (FR) (US Seulement)
Inventeurs : SKOTNICKI, Thomas; (FR).
JURCZAK, Malgorzata; (FR)
Mandataire : BUREAU D.A. CASALONGA-JOSSE; 8, avenue Percier, F-75008 Paris (FR)
Données relatives à la priorité :
99/03472 19.03.1999 FR
Titre (EN) NOVEL TRANSISTOR WITH METAL GATE AND BURIED COUNTER-DOPED CHANNEL AND METHOD FOR MAKING SAME
(FR) NOUVEAU TRANSISTOR A GRILLE METALLIQUE ET CANAL ENTERRE, CONTRE-DOPE, ET PROCEDE DE FABRICATION
Abrégé : front page image
(EN)The invention concerns a transistor comprising a silicon substrate (1) with a top surface coated with a thin gate dielectric layer (5) and wherein are formed source and drain regions (2, 3) defining between them a buried counter-doped channel region (4) having a predetermined minimal length, a metal gate (6) on the thin gate dielectric layer (5) above the channel region (4). The invention is characterised in that it comprises a thin dielectric layer (11) arranged between the source and drain regions (2, 3) and immediately adjacent beneath the channel region (4), said thin dielectric layer (11) having a length at least equal to a predetermined minimum channel length. The invention is applicable to MOSFET transistors.
(FR)Le transistor comprend un substrat de silicium (1) ayant une surface supérieure revêtue d'une mince couche de diélectrique de grille (5) et dans lequel sont formées des régions de source et de rain (2, 3) définissant entre elles une région de canal enterrée et contre-dopée (4) ayant une longueur minimale prédéterminée, une grille métallique (6) sur la mince couche de diélectrique de grille (5) au-dessus de la région de canal (4), caractérisé en ce qu'il comprend une mince couche diélectrique (11) disposée entre les régions de source et de drain (2, 3) et immédiatement adjacente sous la région de canal (4), cette mince couche diélectrique (11) ayant une longueur au moins égale à une longueur minimale prédéterminée de la région de canal. Application aux transistors MOS à effet de champ.
États désignés : JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : français (FR)
Langue de dépôt : français (FR)