WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000055906) DISPOSITIF SEMI-CONDUCTEUR ET PROCEDE DE FABRICATION CORRESPONDANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/055906    N° de la demande internationale :    PCT/JP2000/001094
Date de publication : 21.09.2000 Date de dépôt international : 25.02.2000
Demande présentée en vertu du Chapitre 2 :    25.02.2000    
CIB :
H01L 21/8242 (2006.01), H01L 27/108 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome, Chiyoda-ku, Tokyo 101-8010 (JP) (Tous Sauf US).
NAKAZATO, Kazuo [JP/GB]; (GB) (US Seulement).
ITO, Kiyoo [JP/JP]; (JP) (US Seulement)
Inventeurs : NAKAZATO, Kazuo; (GB).
ITO, Kiyoo; (JP)
Mandataire : OGAWA, Katsuo,; Nitto International Patent Office, Yusenkayabacho Building, 9-8, Nihonbashi-kayabacho 2-chome, Chuo-ku, Tokyo 103-0025 (JP)
Données relatives à la priorité :
11/71404 17.03.1999 JP
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURE THEREOF
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCEDE DE FABRICATION CORRESPONDANT
Abrégé : front page image
(EN)A large DRAM (dynamic random-access memory) uses rather low cell read voltage, and its operation is likely to be unstable. If the memory cell is designed for a gain to amplifying signal voltage, then the memory cell area increases. Therefore, there is a need for a RAM with small-area memory cells capable of stabilized operation. A semiconductor device according to this invention comprises a three-dimensional cell structure that includes MOS transistors (2, 3, 4, 5) for reading information, transistors (8, 11b) for writing information, and a capacitor (11a) for controlling the voltage at storage nodes.
(FR)Une mémoire dynamique à accès aléatoire (DRAM) de grande taille utilise de préférence une tension basse pour la lecture des cellules et le risque est grand que son fonctionnement soit instable. Si la cellule mémoire est conçue pour un gain destiné à amplifier la tension du signal, alors la surface de la cellule mémoire augmente. De ce fait, le besoin existe pour une RAM à cellules mémoire de faible surface qui soit susceptible de fonctionner de manière stable. Le dispositif semi-conducteur conforme à cette invention comporte une structure cellulaire tridimensionnelle qui comprend des transistors MOS (2, 3, 4, 5) permettant de lire les informations, des transistors (8, 11b) permettant d'écrire les informations, et un condensateur (11a) permettant de commander la tension au niveau des noeuds de stockage.
États désignés : AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)