WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000055905) CIRCUIT INTEGRE COMPRENANT UNE STRUCTURE CONDUCTRICE ENTERREE DANS UN SUBSTRAT QUI EST RELIEE ELECTRIQUEMENT A UNE REGION DU SUBSTRAT, ET SON PROCEDE DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/055905    N° de la demande internationale :    PCT/DE2000/000757
Date de publication : 21.09.2000 Date de dépôt international : 10.03.2000
Demande présentée en vertu du Chapitre 2 :    21.08.2000    
CIB :
H01L 21/285 (2006.01), H01L 21/768 (2006.01), H01L 21/8242 (2006.01)
Déposants : INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Strasse 53, D-81541 München (DE) (Tous Sauf US).
WILLER, Josef [DE/DE]; (DE) (US Seulement).
CAPPELLANI, Annalisa [IT/DE]; (DE) (US Seulement).
SELL, Bernhard [DE/DE]; (DE) (US Seulement)
Inventeurs : WILLER, Josef; (DE).
CAPPELLANI, Annalisa; (DE).
SELL, Bernhard; (DE)
Représentant
commun :
INFINEON TECHNOLOGIES AG; c/o Müller & Hoffmann, Innere Wiener Strasse 17, 81667 München (DE)
Données relatives à la priorité :
199 11 149.9 12.03.1999 DE
Titre (DE) VERFAHREN ZUR HERSTELLUNG EINER DRAM-STRUKTUR MIT VERGRABENEN BITLEITUNGEN ODER GRABENKONDENSATOREN
(EN) METHOD FOR PRODUCING A DRAM STRUCTURE WITH BURIED BIT LINES OR TRENCH CAPACITORS
(FR) CIRCUIT INTEGRE COMPRENANT UNE STRUCTURE CONDUCTRICE ENTERREE DANS UN SUBSTRAT QUI EST RELIEE ELECTRIQUEMENT A UNE REGION DU SUBSTRAT, ET SON PROCEDE DE PRODUCTION
Abrégé : front page image
(DE)Das Substrat weist eine Vertiefung (V) auf. Ein Boden und Flanken eines unteren Teils der Vertiefung (V) sind mit einer isolierenden Struktur (I1) versehen. Ein erster Teil (L1) der leitenden Struktur, die eine erste elektrische Leitfähigkeit aufweist, ist im unteren Teil der Vertiefung (V) angeordnet. Ein zweiter Teil der leitenden Struktur (L2), die eine zweite elektrische Leitfähigkeit aufweist, die kleiner als die erste elektrische Leitfähigkeit ist, ist in einem höheren Teil der Vertiefung (V) angeordnet und grenzt bei einem Teil mindestens einer der Flanken der Vertiefung (V) an das Gebiet des Substrats (1) an. Die leitende Struktur weist eine Diffusionsbarriere (D) auf, die zwischen dem ersten Teil (L1) und dem zweiten Teil (L2) der leitenden Struktur angeordnet ist. Die leitende Struktur (L1, D, L2) wirdt in einem ersten Ausführungsbeispiel als Bitleitung einer DRAM-zellenanordnung mit vertikalem Transistor, wobei S/Du das untere, und S/Do das obere, mit einem Speicher-kondensator verbundene Source/Drain-Gebiet darsteht. In einem zweiter Ausführungsbeispiel wirdt die leitende Struktur (L1', D', L2') als Speicherkondensator, das obere Source/Drain-Gebiet (S/DO') ist dann mit einer Bitleitung verbunden.
(EN)According to the invention, the substrate comprises a recess (V). The bottom and the sides of the lower part of said recess (V) are provided with an insulating structure (I1). A first part (L1) of the conductive structure of a first type of electric conductivity is located in the lower part of the recess (V). A second part of the conductive structure (L2) of a second type of electric conductivity that is lower than the first electric conductivity is located in a upper part of the recess (V) and borders the region of the substrate (1) at least in a part of the sides of the recess (V). The conductive structure is provided with a diffusion barrier (D) that is arranged between the first part (L1) and the second part (L2) of the conductive structure. In a first embodiment, the conductive structure (L1,D,L2) is configured as a bit line pertaining to a DRAM cell arrangement with a vertical transistor, whereby S/Du represents the lower source/drain area and S/Do represesents the upper source/drain area connected to a memory capacitor. In a second embodiment, the conductive structure (L1', D', L2') is configured as a memory capacitor and the upper source drain/area is connected to a bit line.
(FR)Selon l'invention, un substrat est pourvu d'un évidement (V). Un fond et des flancs d'une partie inférieure de l'évidement (V) doivent être pourvus d'une structure (I1) isolante. Une première partie (L1) de la structure conductrice, laquelle présente une première conductivité électrique, est disposée dans la partie inférieure de l'évidement (V). Une seconde partie (L2) de la structure conductrice, laquelle présente une seconde conductivité électrique, inférieure à la première conductivité électrique, est disposée dans une partie supérieure de l'évidement (V) et est adjacente, au niveau d'une partie d'au moins un des flancs de l'évidement (V), à la région du substrat (1). La structure conductrice présente une barrière de diffusion (D) qui est disposée entre la première partie (L1) et la seconde partie (L2) de la structure conductrice.
États désignés : JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)