WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000054407) CIRCUIT ELIMINATEUR DE DECALAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/054407    N° de la demande internationale :    PCT/US2000/005970
Date de publication : 14.09.2000 Date de dépôt international : 07.03.2000
Demande présentée en vertu du Chapitre 2 :    21.09.2000    
CIB :
H03F 3/45 (2006.01)
Déposants : PLUMERIA INVESTMENTS, INC. [US/US]; 13313 Simon Lane, Los Altos, CA 94022 (US)
Inventeurs : MCDOWELL, Joseph; (US).
MONICO, Juan; (US)
Mandataire : KREBS, Robert E.; Burns, Doane, Swecker & Mathis, LLP, P.O Box 1404, Alexandria, VA 22313-1404 (US)
Données relatives à la priorité :
09/263,491 08.03.1999 US
Titre (EN) OFFSET ELIMINATOR CIRCUIT
(FR) CIRCUIT ELIMINATEUR DE DECALAGE
Abrégé : front page image
(EN)A method is provided for sensing a small signal in the presence of a large offset, the signal being produced by a signal generator having at least a first state and a second state. The method is performed by storing a combined signal including the small signal and the large offset, substantially pulling the combined signal to produce a pulled condition, maintaining the pulled condition, causing the signal generator to have a known state, and observing the combined signal to determine whether causing the signal generator to have a known state causes a change in the combined signal. In an exemplary embodiment, the method is carried out using a fully differential circuit. At the beginning of a sensing cycle, a differential signal is produced by a sensor (1), and the differential signal (DL, DR) is applied to a differential amplifier (3). A holding circuit (4) is activated to sample and hold the differential signal, which includes a desired signal component and an offset component, and to generate a feedback signal (FR, FL) that is applied to the differential amplifier.
(FR)L'invention concerne un procédé permettant de détecter, en présence d'un grand décalage, un petit signal, lequel est produit par un générateur de signal ayant au moins un premier et un second états. Pour effectuer le procédé, on stocke un signal combiné comprenant le petit signal et le grand décalage; on extrait sensiblement le signal combiné afin de produire une condition extraite; on conserve ladite condition; on fait en sorte que l'état du générateur de signal soit connu et on observe le signal combiné de façon à déterminer si la connaissance de l'état du générateur de signal entraîne un changement dans le signal combiné. Dans un mode de réalisation exemplaire, le procédé est effectué à l'aide d'un circuit entièrement différentiel. Au début du cycle de détection, un capteur (1) émet un signal différentiel. Le signal différentiel (DL, DR) est appliqué à un amplificateur différentiel (3). Un circuit bloqueur (4) est activé pour échantillonner et conserver le signal différentiel, lequel comprend une composante de signal désiré et une composante de décalage, et pour générer un signal de rétroaction (FR, FL) qui est appliqué à l'amplificateur différentiel.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)