WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000054145) STRUCTURE DE MICROPROCESSEUR EFFICACE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/054145    N° de la demande internationale :    PCT/US2000/005912
Date de publication : 14.09.2000 Date de dépôt international : 08.03.2000
Demande présentée en vertu du Chapitre 2 :    26.09.2000    
CIB :
G06F 9/30 (2006.01), G06F 9/34 (2006.01), G06F 9/355 (2006.01)
Déposants : ERICSSON INC. [US/US]; 7001 Development Drive, Research Triangle Park, NC 27709 (US)
Inventeurs : DENT, Paul, W.; (US)
Mandataire : MONCO, Dean, A.; Wood, Pillips, VanSanten, Clark & Mortimer, 500 West Madison Street, Suite 3800, Chicago, IL 60661-2511 (US)
Données relatives à la priorité :
09/264,795 09.03.1999 US
Titre (EN) EFFICIENT MICROPROCESSOR ARCHITECTURE
(FR) STRUCTURE DE MICROPROCESSEUR EFFICACE
Abrégé : front page image
(EN)A processor architecture and associated method improve efficiency of memory accesses and thereby reduces power consumption. New addressing modes reduce most instructions to one or two bytes in length, including immediate addressing of 32-bit addresses. A full instruction set provides complete arithmetic and logical operations using index registers and accumulator while minimizing external memory access.
(FR)L'invention concerne une structure de processeur et un procédé associé, permettant d'améliorer l'efficacité des accès mémoire et donc de réduire la consommation d'énergie. De nouveaux modes d'adressage, notamment l'addressage immédiat d'adresses à 32 bits, sont destinés à réduire la plupart des instructions à une longueur d'un ou deux octets. Un jeu d'instructions complet permet en outre d'achever des opérations arithmétiques et logiques à l'aide de registres d'index et d'un accumulateur, tout en minimisant l'accès mémoire externe.
États désignés : AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)