WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000052739) BOITIER DE CIRCUIT INTEGRE OBTENU PAR PROCEDE DE CONNEXION DE PUCE A AFFAISSEMENT REGULE (C4) ET COMPORTANT UNE CHARGE DESTINEE A SCELLER UN MATERIAU DE SOUS-REMPLISSAGE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/052739    N° de la demande internationale :    PCT/US2000/003813
Date de publication : 08.09.2000 Date de dépôt international : 14.02.2000
Demande présentée en vertu du Chapitre 2 :    13.09.2000    
CIB :
H01L 21/56 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (Tous Sauf US).
RAMALINGAM, Suresh [IN/US]; (US) (US Seulement)
Inventeurs : RAMALINGAM, Suresh; (US)
Mandataire : MILLIKEN, Darren, J.; Blakely, Sokoloff, Taylor & Zafman LLP, 12400 Wilshire Boulevard, 7th floor, Los Angeles, CA 90025 (US)
Données relatives à la priorité :
09/262,131 03.03.1999 US
Titre (EN) A CONTROLLED COLLAPSE CHIP CONNECTION (C4) INTEGRATED CIRCUIT PACKAGE THAT HAS A FILLER WHICH SEALS AN UNDERFILL MATERIAL
(FR) BOITIER DE CIRCUIT INTEGRE OBTENU PAR PROCEDE DE CONNEXION DE PUCE A AFFAISSEMENT REGULE (C4) ET COMPORTANT UNE CHARGE DESTINEE A SCELLER UN MATERIAU DE SOUS-REMPLISSAGE
Abrégé : front page image
(EN)A seal process step wherein a filler material is dispensed on an integrated circuit package which may include an integrated circuit that is mounted to a substrate. The package may include an underfill material that is attached to the integrated circuit and the substrate and a filler which seals the underfill material and the IC. The uniform seal created by the filler material may inhibit cracking of the integrated circuit (die) during thermo-mechanical loading.
(FR)L'invention concerne une étape de processus de scellement au cours de laquelle une charge est répartie sur un boîtier de circuit intégré pouvant comporter un circuit intégré monté sur un substrat. Ledit boîtier peut comporter un matériau de sous-remplissage qui est fixé au circuit intégré et au substrat et une charge qui scelle le matériau de sous-remplissage et le circuit intégré. Le scellement uniforme créé par cette charge peut empêcher la fissuration du circuit intégré (du dé) au cours d'un chargement thermo-mécanique.
États désignés : AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)