WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000052702) CELLULE SRAM A TENSION DE SEUIL DOUBLE DOTEE D'UNE REGULATION DES FUITES DES LIGNES DE BITS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/052702    N° de la demande internationale :    PCT/US2000/004239
Date de publication : 08.09.2000 Date de dépôt international : 17.02.2000
Demande présentée en vertu du Chapitre 2 :    13.09.2000    
CIB :
G11C 11/412 (2006.01), G11C 11/418 (2006.01)
Déposants : INTEL CORPORATION [US/US]; 2200 Mission College Boulevard, Santa Clara, CA 95052 (US) (Tous Sauf US).
KESHAVARZI, Ali [IR/US]; (US) (US Seulement).
ZHANG, Kevin [CN/US]; (US) (US Seulement).
YE, Yibin [CN/US]; (US) (US Seulement).
DE, Vivek [IN/US]; (US) (US Seulement)
Inventeurs : KESHAVARZI, Ali; (US).
ZHANG, Kevin; (US).
YE, Yibin; (US).
DE, Vivek; (US)
Mandataire : MILLIKEN, Darren, J.; Blakely, Sokoloff, Taylor & Zafman LLP, 7th floor, 12400 Wilshire Boulevard, Los Angeles, CA 90025 (US)
Données relatives à la priorité :
09/261,915 03.03.1999 US
Titre (EN) DUAL THRESHOLD VOLTAGE SRAM CELL WITH BIT LINE LEAKAGE CONTROL
(FR) CELLULE SRAM A TENSION DE SEUIL DOUBLE DOTEE D'UNE REGULATION DES FUITES DES LIGNES DE BITS
Abrégé : front page image
(EN)In some embodiments, the invention includes an integrated circuit including a bitline and a bitline#, wordlines, and memory cells. The memory cells each corresponding to one of the wordlines and each include first and second pass transistors coupled between first and second storage nodes, respectively, and the bitline and bitline#, respectively, the corresponding wordline being coupled to gates of the first and second pass transistors. The memory cells include first and second inverters cross-coupled between the first and second storage nodes, wherein the first and second pass transistors each have a lower threshold voltage than do transistors of the first and second inverters. Wordline voltage control circuitry coupled to the wordlines selectively controls wordline signals on the wordlines. In some embodiments, the wordline voltage control circuitry asserts the wordline signal for a selected wordline corresponding to a memory cell selected to be read and underdrives the wordline signals for the wordlines not corresponding to the selected memory cell.
(FR)L'invention se rapporte, dans certaines de ses réalisations, à un circuit intégré comportant une ligne de bit et une ligne de bit-bis (#), les lignes de mots et des cellules mémoire. Les cellules mémoire correspondent chacune à une des lignes de mots et comportent chacune un premier et un second transistor de chute couplé entre un premier et un second noeud de stockage, respectivement, et la ligne de bit et la ligne de bit-bis (#), respectivement, la ligne de mot correspondante étant couplée aux portes du premier et du second transistor de chute. Chaque cellule mémoire comporte un premier et un second inverseur interconnecté entre les premier et second noeuds, de sorte que les premier et second transistors possèdent chacun une tension de seuil inférieure à celle des transistors des premier et second inverseurs. Les circuits de commande de la tension des lignes de mots, qui sont couplés à des lignes de mots, commandent sélectivement les signaux sur ces lignes de mots. Dans certaines réalisations, les circuits de commande de la tension des lignes de mots activent le signal de ligne de mot pour une ligne de mot sélectionnée correspondant à une cellule mémoire sélectionnée pour être lue et inversent les signaux des lignes de mots ne correspondant pas à la cellule mémoire sélectionnée.
États désignés : AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)