WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000052669) ECHANTILLONNEUR POUR DISPOSITIF D'AFFICHAGE D'IMAGES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/052669    N° de la demande internationale :    PCT/EP2000/001178
Date de publication : 08.09.2000 Date de dépôt international : 14.02.2000
CIB :
G09G 3/20 (2006.01), G09G 3/36 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL)
Inventeurs : VAN ASMA, Cornelis, G., M.; (NL).
LAMMERS, Matheus, J., G.; (NL)
Mandataire : GROENENDAAL, Antonius, W., M.; Internationaal Octrooibureau B.V., Prof Holstlaan 6, NL-5656 AA Eindhoven (NL)
Données relatives à la priorité :
99200607.2 03.03.1999 EP
Titre (EN) SAMPLER FOR A PICTURE DISPLAY DEVICE
(FR) ECHANTILLONNEUR POUR DISPOSITIF D'AFFICHAGE D'IMAGES
Abrégé : front page image
(EN)The invention relates to a sampler (2) and a method for converting a signal (S1) into a multiple signal (S20... S22), comprising a stage (20) of track and hold circuits (210... 212, 220... 222). The stage (20) is divided in sub-stages (21, 22) with a same number of track and hold circuits (210... 212, 220... 222). The sub-stages (21, 22) are connected to the output of the sampler (2) in a successive and cyclic way by and use of a switch (23). This means that the signal at the output (S20... S22) remains stable during the time when the next sub-stage tracks and holds the signal (S1). In a preferred embodiment the stage (20) comprises two sub-stages (21, 22). The multiple signal (S20... S22) is generally stable for a number of clock periods, which number is equal to the number of track and hold circuits (210... 212, 220... 222) per stage (21, 22). The resulting, more compact design is very suitable for integration, and the power consumption can be kept low. The arrangement requires less buffering, which makes it simpler to avoid uniformity problems and ghost images.
(FR)La présente invention concerne un échantillonneur (2) et un procédé de conversion d'un signal (S1) en signal multiple (S20... S22), comportant un étage (20) de circuits de poursuite et de maintien (210... 212, 220... 222). Cet étage (20) est divisé en deux sous-étages (21, 22) comportant le même nombre de circuits de poursuite et de maintien (210... 212, 220... 222). Ces sous-étages (21, 22) sont reliés à la sortie de l'échantillonneur (2) de façon successive et cyclique au moyen d'un commutateur (23). Ceci sous-entend que le signal demeure stable à la sortie (S20... S22) lorsque le sous-étage suivant poursuit et maintient le signal (S1). Dans un mode de réalisation préféré, l'étage (20) comprend deux sous-étages (21, 22). Le signal multiple (S20... S22) est généralement stable durant un certain nombre de périodes d'horloge, ce nombre étant égale au nombre de circuit de poursuite et de maintien (210... 212, 220... 222) par étage (21, 22). La réalisation plus compacte obtenue convient parfaitement à l'intégration, la consommation d'énergie pouvant être très basse. En l'occurrence, ce dispositif demande moins d'effet tampon, ce qui permet de résoudre les problèmes d'uniformité et d'images fantômes.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)