WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000052592) CIRCUIT D'ORDINATEUR POUR FAMILLE DE PROCESSEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/052592    N° de la demande internationale :    PCT/US2000/004893
Date de publication : 08.09.2000 Date de dépôt international : 25.02.2000
Demande présentée en vertu du Chapitre 2 :    26.09.2000    
CIB :
G06F 13/40 (2006.01), G06F 15/78 (2006.01)
Déposants : EMBEDDED PLANET LLC [US/US]; 749 Miner Road, Highland Heights, OH 44143 (US)
Inventeurs : MOLNAR, Ramon; (US)
Mandataire : LECHTER, Micheal, A.; Squire, Sanders & Dempsey L.L.P., Two Renaissance Square, Suite 2700, 40 North Central Avenue, Phoenix, AZ 85004-4440 (US)
Données relatives à la priorité :
60/121,994 28.02.1999 US
  25.02.2000 US
Titre (EN) COMPUTER CIRCUIT FOR FAMILIES OF PROCESSORS
(FR) CIRCUIT D'ORDINATEUR POUR FAMILLE DE PROCESSEURS
Abrégé : front page image
(EN)A processor circuit board (102, 201), according to various aspects of the present invention, includes a first interface (212), a second interface (104, 220, 222), a peripheral circuit (120, 328), a logic circuit (112), and a memory (110). The first interface electrically couples a provided microprocessor (108, 208, 210) to the processor circuit board. The microprocessor comprises indicia of membership in a family of microprocessors of various configurations. The second interface electrically couples a provided application circuit board (172, 203) to the processor circuit board. The peripheral circuit is formed on the processor circuit board. The logic circuit comprises a control register (314) operated via the first interface to provide a control signal (CB2) and a decoupling device (316, 322) responsive to the control signal for selectively decoupling the peripheral circuit from the first interface. The memory is coupled to the first interface and includes indicia of a method to be performed by the provided microprocessor for avoiding an interference between the peripheral circuit and the application circuit. The method includes: (a) reading the indicia of membership; and (b) operating the control register in accordance with the indicia of membership to effect decoupling in response to the control signal.
(FR)Selon différents aspects de l'invention, la carte d'un processeur comporte une première interface (212), une deuxième interface (104, 220, 222), un circuit périphérique (120, 328), un circuit logique (112), et une mémoire (110). La première interface relie électriquement un microprocesseur fourni (108, 208, 210) à la carte du processeur. Le microprocesseur contient une indication d'appartenance à une famille de microprocesseurs de diverses configurations. La deuxième interface relie électriquement un circuit d'application fourni (172, 203) à la carte du processeur sur laquelle le circuit périphérique est formé. Le circuit logique comprend un registre de commande (314) activé via la première interface de manière à produire un signal de commande (CB2) et un dispositif de découplage (316, 322) qui en réponse au signal de commande découple sélectivement le circuit périphérique de la première interface. La mémoire est reliée à la première interface et contient l'indication d'une méthode que doit suivre le microprocesseur fourni pour empêcher les interférences entre le circuit périphérique et le circuit de l'application. Le procédé consiste à: (a) lire l'indication d'appartenance, et (b) à activer le registre de commande en fonction de l'indication d'appartenance pour effectuer le découplage en réponse au signal de commande.
États désignés : AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, UZ, VN, YU, ZA, ZW.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)