WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000052591) PROCESSEUR DE SIGNAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/052591    N° de la demande internationale :    PCT/JP1999/000898
Date de publication : 08.09.2000 Date de dépôt international : 26.02.1999
Demande présentée en vertu du Chapitre 2 :    23.03.2000    
CIB :
H04Q 11/04 (2006.01)
Déposants : FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome Nakahara-ku Kawasaki-shi Kanagawa 211-8588 (JP) (Tous Sauf US).
KOBAYASHI, Noboru [JP/JP]; (JP) (US Seulement).
FUJINO, Naoji [JP/JP]; (JP) (US Seulement).
KURIHARA, Hideaki [JP/JP]; (JP) (US Seulement).
TSUBOI, Mitsuru [JP/JP]; (JP) (US Seulement).
SATO, Teruyuki [JP/JP]; (JP) (US Seulement).
NISHIDA, Fumiaki [JP/JP]; (JP) (US Seulement)
Inventeurs : KOBAYASHI, Noboru; (JP).
FUJINO, Naoji; (JP).
KURIHARA, Hideaki; (JP).
TSUBOI, Mitsuru; (JP).
SATO, Teruyuki; (JP).
NISHIDA, Fumiaki; (JP)
Mandataire : MOIZUMI, Shuji; 25-27-809, Takanawa 3-chome Minato-ku Tokyo 108-0074 (JP)
Données relatives à la priorité :
Titre (EN) SIGNAL PROCESSOR
(FR) PROCESSEUR DE SIGNAL
Abrégé : front page image
(EN)A signal processor comprises a plurality of DSPs, each assigned to a channel; a control circuit for controlling the DSPs; a library storing a plurality of signal processing algorithms; and a channel allocation table. When an allocation of channels and algorithms for DSPs is specified, the control circuit compares the specified algorithm with the contents of the allocation table and retrieves only requisite algorithms from the library or from another DSP to assign it to the channel. The channel allocation table may store the relation among the channels, DSPs and time slots in either a fixed or varying manner. The channel allocation table is updated by retrieving from a particular DSP if an empty time slot exists, or by downloading the algorithm from another DSP if no time slot is available.
(FR)Un processeur de signal comprend une pluralité de processeurs de signal numérique (DSP), chacun affecté à une voie; un circuit de commande destiné à commander les DSP; une bibliothèque mémorisant une pluralité d'algorithmes de traitement du signal; ainsi qu'une table d'affectation de voies. Lorsqu'une affectation des voies et des algorithmes pour DSP est spécifiée, le circuit de commande compare l'algorithme spécifié au contenu de la table d'affectation et n'extrait que les algorithmes nécessaires de la bibliothèque ou d'un autre DSP, pour l'affecter à la voie. La table d'affectation des voies peut mémoriser la relation entre les voies, les DSP et les tranches de temps d'une manière soit fixe soit variable. La table d'affectation des voies est actualisée par recherche de l'existence d'une tranche de temps vide sur un DSP particulier, ou par téléchargement de l'algorithme d'un autre DSP, si aucune tranche de temps n'est disponible.
États désignés : JP, US.
Office européen des brevets (OEB) (DE, FR, GB).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)