Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2000033315 - APPAREIL ET PROCEDE D'OPTIMISATION DE L'UTILISATION DE LA PUCE MATRICE ET DE LA VITESSE PAR FRACTIONNEMENT DES EMPILAGES DE REGISTRES

Numéro de publication WO/2000/033315
Date de publication 08.06.2000
N° de la demande internationale PCT/US1999/028467
Date du dépôt international 02.12.1999
Demande présentée en vertu du Chapitre 2 29.07.2000
CIB
G11C 8/16 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
8Dispositions pour sélectionner une adresse dans une mémoire numérique
16Réseau de mémoire à accès multiple, p.ex. adressage à un élément d'emmagasinage par au moins deux groupes de lignes d'adressage indépendantes
CPC
G11C 8/16
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
8Arrangements for selecting an address in a digital store
16Multiple access memory array, e.g. addressing one storage element via at least independent addressing line groups
Déposants
  • SUN MICROSYSTEMS, INC. [US]/[US]
Inventeurs
  • TREMBLAY, Marc
  • JOY, William, N.
Mandataires
  • KOESTNER, Ken, J.
Données relatives à la priorité
09/204,48103.12.1998US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) APPARATUS AND METHOD FOR OPTIMIZING DIE UTILIZATION AND SPEED PERFORMANCE BY REGISTER FILE SPLITTING
(FR) APPAREIL ET PROCEDE D'OPTIMISATION DE L'UTILISATION DE LA PUCE MATRICE ET DE LA VITESSE PAR FRACTIONNEMENT DES EMPILAGES DE REGISTRES
Abrégé
(EN)
A multi-ported register file is typically metal limited to the area consumed by the circuit proportional with the square of the number of ports. A processor having a register file structure divided into a plurality of separate and independent register files forms a layout structure with an improved layout efficiency. The read ports of the total register file structure are allocated among the separate and individual register files. Each of the separate and individual register files has write ports that correspond to the total number of write ports in the total register file structure. Writes are fully broadcast so that all of the separate and individual register files are coherent.
(FR)
L'invention concerne un empilage de registre multiports généralement constitué de métal, exclusivement dans la zone occupée par le circuit qui est proportionnelle au carré du nombre de ports. Un processeur comportant une structure à empilages de registres divisée en une pluralité d'empilages de registres autonomes et indépendants forme une structure d'implantation à efficacité d'implantation accrue. Les ports de lecture de la structure à empilages de registres globale sont répartis entre les différents empilages de registres autonomes. Chaque empilage de registres autonome et individuel comporte des ports d'écriture qui correspondent au nombre total des ports d'écriture présents dans la structure à empilages de registres globale. Les opérations d'écriture sont diffusées en intégralité de façon que tous les empilages de registres autonomes et indépendants soient cohérents.
Également publié en tant que
Dernières données bibliographiques dont dispose le Bureau international