WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000017756) PROCESSEUR DE SIGNAUX
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/017756    N° de la demande internationale :    PCT/JP1999/005067
Date de publication : 30.03.2000 Date de dépôt international : 17.09.1999
CIB :
G06F 11/22 (2006.01), G06F 11/34 (2006.01)
Déposants : MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. [JP/JP]; 1006, Oaza Kadoma Kadoma-shi, Osaka 571-8501 (JP) (Tous Sauf US).
UEDA, Yasushi [JP/JP]; (JP) (US Seulement).
WATANABE, Takahiro [JP/JP]; (JP) (US Seulement)
Inventeurs : UEDA, Yasushi; (JP).
WATANABE, Takahiro; (JP)
Mandataire : IWAHASHI, Fumio; Matsushita Electric Industrial Co., Ltd. 1006, Oaza Kadoma Kadoma-shi Osaka 571-8501 (JP)
Données relatives à la priorité :
10/283268 18.09.1998 JP
Titre (EN) SIGNAL PROCESSOR
(FR) PROCESSEUR DE SIGNAUX
Abrégé : front page image
(EN) A signal processor comprising a memory in an LSI and blocks for accessing the memory further comprises a trace control block (170) for easily analyzing the cause of a failure if it occurs so as to trace the necessary history of accesses made by a memory access block in a specific area of the memory by the setting by a microcomputer (110). Further a pseudo-arbitrating block (180) is provided in an arbitrating block (150). The pseudo-arbitrating block (180) accepts a memory use request signal from another memory access block being tracing the access history and sends a memory use approval signal without actually accessing an internal memory (160). When a failure occurs, the cause of the failure can be easily analyzed by externally reading a specific trace area in the internal memory (160).
(FR)L'invention concerne un processeur de signaux comportant une mémoire dans une LSI et des unités d'accès de mémoire, et qui comporte en outre une unité (170) de commande de traces servant à analyser facilement la cause d'une défaillance, lorsqu'elle se produit, de manière à rechercher l'historique nécessaire des accès effectués par une unité d'accès de mémoire dans une zone spécifique de la mémoire au moyen d'un micro-ordinateur (110). De plus, une unité de pseudo-arbitrage (180) est prévue dans une unité d'arbitrage (150). L'unité de pseudo-arbitrage (180) reçoit un signal de demande d'utilisation de mémoire provenant d'une autre unité d'accès de mémoire en cours de recherche d'historique d'accès, et envoie un signal d'approbation d'utilisation de mémoire sans accéder réellement à une mémoire interne (160). Quand une défaillance se produit, la cause de la défaillance peut être analysée facilement par la lecture externe d'une zone de traces spécifique de la mémoire interne (160).
États désignés : CN, ID, KR, SG, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)