WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2000013084) PROCEDE ET APPAREIL DE PILE POLYVALENTE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/2000/013084    N° de la demande internationale :    PCT/US1999/020219
Date de publication : 09.03.2000 Date de dépôt international : 02.09.1999
Demande présentée en vertu du Chapitre 2 :    31.03.2000    
CIB :
G06F 9/30 (2006.01)
Déposants : PHOENIX TECHNOLOGIES LTD. [US/US]; 411 E. Plumeria Drive San Jose, CA 95134 (US)
Inventeurs : ZHANG, Weifeng; (US).
HE, Wenbin; (US)
Mandataire : NOBLES, Kimberley, G.; IRELL & MANELLA LLP 840 Newport Center Drive Suite 400 Newport Beach, CA 92660 (US)
Données relatives à la priorité :
09/145,539 02.09.1998 US
Titre (EN) A METHOD AND APPARATUS FOR PROVIDING A GENERAL PURPOSE STACK
(FR) PROCEDE ET APPAREIL DE PILE POLYVALENTE
Abrégé : front page image
(EN)A method and apparatus for providing a stack (152) in a processor-based system (100). In one embodiment, the apparatus comprises a memory (182) for storing instruction sequences by which the processor-based system (100) is processed; and a processor (105) coupled to the memory (182) that executes the stored instruction sequences, where the procesor (105) has a plurality of registers (150). The stored instruction sequences cause the processor (105) to: (a) determine a condition of occupancy of the plurality of registers (150); and (b) rearrange the contents of each of the plurality of registers (150) in accordance with a predetermined order.
(FR)L'invention concerne un procédé et un appareil de pile (152) dans un système à processeur (100). Selon un mode de réalisation, l'appareil comprend une mémoire (182) destinée à mémoriser des séquences d'instructions qui traitent le système à processeur (100), un processeur (105) couplé à la mémoire (182) qui exécute les séquences d'instructions mémorisées, ce processeur (105) possédant plusieurs registres (150). Les séquences d'instructions mémorisées amenèrent le processeur (105) a) à déterminer une condition d'occupation des registres (150), et (b) à réorganiser le contenu de chaque registre (150) en fonction d'un ordre défini.
États désignés : CN, JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)