Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le mardi 25.01.2022 à 12:00 PM CET
Paramétrages

Paramétrages

Aller à Demande

1. WO2000010092 - COMMUNICATION DE L'ETAT D'UN CONTROLEUR D'UNITES PERIPHERIQUES A UN PROCESSEUR CENTRAL

Numéro de publication WO/2000/010092
Date de publication 24.02.2000
N° de la demande internationale PCT/US1999/018152
Date du dépôt international 10.08.1999
Demande présentée en vertu du Chapitre 2 09.03.2000
CIB
G06F 13/38 2006.1
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38Transfert d'informations, p.ex. sur un bus
CPC
G06F 13/385
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
13Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
38Information transfer, e.g. on bus
382using universal interface adapter
385for adaptation of a particular data processing system to different peripheral devices
Déposants
  • S3 INCORPORATED [US]/[US]
Inventeurs
  • BROTHERS, John, W.
Mandataires
  • YEE, Susan
Données relatives à la priorité
09/370,56609.08.1999US
60/096,16111.08.1998US
Langue de publication Anglais (en)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) COMMUNICATING THE STATUS OF A PERIPHERAL DEVICE CONTROLLER TO A HOST PROCESSOR
(FR) COMMUNICATION DE L'ETAT D'UN CONTROLEUR D'UNITES PERIPHERIQUES A UN PROCESSEUR CENTRAL
Abrégé
(EN) A system (100) for communicating the status of a peripheral device controller (114) includes a command memory (121) for storing commands received from a processor (102) and further comprising a command queue (122) contained within peripheral device controller (114), and an overflow queue (128) contained within the device controller local memory (126) for storing commands when command queue (122) is full; a control unit (120) for executing processor commands; a status monitoring unit (124) coupled to command memory (121) and control unit (120) for checking the status of command memory (121) to determine whether the operational state of peripheral device controller (114) has reached a target state - a high watermark (505), indicating that queue (122) is full, or a low watermark (510), indicating that queue (122) is not full; and a status transmission unit (540) responsive to status monitoring unit (124), for selectively and automatically writing a peripheral device controller status signal transmitted by status monitoring unit (124) into system memory (106), at a location specified by CPU (102).
(FR) Un système (100) de communication de l'état d'un contrôleur (114) d'unités périphériques comprend une mémoire (121) de commandes destinée à stocker les commandes reçues d'un processeur (102) et comprenant également une file d'attente (122) de commandes contenue dans le contrôleur (114) d'unités périphériques, ainsi qu'une file d'attente (128) de débordement contenue dans la mémoire locale (126) du contrôleur d'unités périphériques et destinée à stocker des commandes lorsque la file d'attente (122) de commande est pleine; une unité de commande (120) destinée à exécuter les commandes du processeur; une unité de contrôle (124) d'état couplée à la mémoire (121) de commandes et l'unité de commande (120) afin de contrôler l'état de la mémoire (121) de commandes pour déterminer si l'état opérationnel du contrôleur (114) d'unités périphériques a atteint un état cible, une valeur de filigrane élevée (505), indiquant que la file d'attente (122) est pleine, ou une valeur de filigrane faible (510), indiquant que la file d'attente (122) n'est pas pleine; et une unité de transmission (540) d'état répondant à l'unité de contrôle (124) d'état, afin d'écrire sélectivement et automatiquement un signal d'état de contrôleur d'unités périphériques transmis par une unité de contrôle (124) d'état dans la mémoire système (106), en un point spécifié par l'unité centrale (102).
Related patent documents
Dernières données bibliographiques dont dispose le Bureau international