Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1999057567 - PROCEDE ET APPAREIL PERMETTANT DE PROTEGER DES DONNEES SENSIBLES LORS DE PROCESSUS DE TEST AUTOMATIQUES DU MATERIEL

Numéro de publication WO/1999/057567
Date de publication 11.11.1999
N° de la demande internationale PCT/US1999/008321
Date du dépôt international 15.04.1999
Demande présentée en vertu du Chapitre 2 17.11.1999
CIB
G06F 11/273 2006.01
GPHYSIQUE
06CALCUL; COMPTAGE
FTRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
22Détection ou localisation du matériel d'ordinateur défectueux en effectuant des tests pendant les opérations d'attente ou pendant les temps morts, p.ex. essais de mise en route
26Tests fonctionnels
273Matériel de test, c. à d. circuits de traitement de signaux de sortie
G11C 29/52 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
29Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne
52Protection du contenu des mémoires; Détection d'erreurs dans le contenu des mémoires
CPC
G06F 11/273
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
11Error detection; Error correction; Monitoring
22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
26Functional testing
273Tester hardware, i.e. output processing circuits
G11C 29/52
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
52Protection of memory contents; Detection of errors in memory contents
Déposants
  • ALLIEDSIGNAL INC. [US]/[US]
Inventeurs
  • ORLIDGE, Leslie, Arthur
  • GUDE, Luis
  • MAIO, Stephen, Thomas
Mandataires
  • CRISS, Roger, H.
Données relatives à la priorité
60/082,11317.04.1998US
null09.04.1999US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) METHOD AND APPARATUS FOR PROTECTING SENSITIVE DATA DURING AUTOMATIC TESTING OF HARDWARE
(FR) PROCEDE ET APPAREIL PERMETTANT DE PROTEGER DES DONNEES SENSIBLES LORS DE PROCESSUS DE TEST AUTOMATIQUES DU MATERIEL
Abrégé
(EN)
A system for testing a hardware unit (16) containing sensitive information, while inhibiting access to that information, includes a secure program in an Automated Test Station (10) and an interface circuit (14). The test station has a programmed processor (10a), as well as generating equipment which generates pseudo test signals and measuring devices which measure the response of the unit to actual test signals (10b). Within the processor of the test station there is a test program which does not indicate the sensitive information and a run-time program that interprets the test-program to generate encoded commands for carrying out the test. The interface circuit (14) receives the encoded commands and the pseudo test signals from the test station, decodes the encoded commands and generates the actual test signals. These actual test signasl are routed to the unit under test (16) by the interface circuit. The interface circuit also receives the response from the unit to the test signals, encodes it and sends it to the test station for interpretation. The secure run-time program, the encoding by the test station, as well as the encoding and decoding by the interface circuit greatly inhibit the opportunity to uncover the sensitive information during testing of the unit.
(FR)
Cette invention concerne un système qui permet de tester une unité (16) de matériel informatique qui contient des informations sensibles tout en bloquant l'accès à ces informations. Ce système fait appel à un programme sécurisé dans une station de test automatisée (10) ainsi qu'à un circuit d'interface (14). La station de test comprend un processeur programmé (10a), une installation qui génère des signaux de pseudo-test, ainsi que des dispositifs de mesure qui vont mesurer la réponse de l'unité à des signaux de test réel (10b). Le processeur de la station de test comprend un programme de test qui n'indique pas les informations sensibles, ainsi qu'un programme d'exécution qui interprète le programme de test afin de générer des instructions codées permettant d'effectuer le test. Le circuit d'interface (14) va recevoir les instructions codées et les signaux de pseudo-test provenant de la station de test, décoder les instructions codées et générer des signaux de test réel. Ces signaux de test réel sont envoyés vers l'unité testée (16) par le circuit d'interface. Le circuit d'interface va également recevoir la réponse de l'unité aux signaux de test, la coder puis l'envoyer à la station de test en vue de son interprétation. Le programme d'exécution sécurisé, le codage effectué par la station de test ainsi que le codage et le décodage effectués par le circuit d'interface diminuent grandement tout risque de dévoiler des informations sensibles lors du processus de test de l'unité.
Dernières données bibliographiques dont dispose le Bureau international