WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO1999053500) CELLULE EEPROM FLASH A DEUX TRANSISTORS ET SON PROCEDE D'EXPLOITATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/1999/053500 N° de la demande internationale : PCT/US1999/000167
Date de publication : 21.10.1999 Date de dépôt international : 13.01.1999
CIB :
G11C 16/04 (2006.01) ,H01L 27/115 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
16
Mémoires mortes programmables effaçables
02
programmables électriquement
04
utilisant des transistors à seuil variable, p.ex. FAMOS
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
112
Structures de mémoires mortes
115
Mémoires mortes programmables électriquement
Déposants : XILINX, INC.[US/US]; 2100 Logic Drive San Jose, CA 95124, US
Inventeurs : DEJENFELT, Anders, T.; US
HOFFSTETTER, Diane, M.; US
LIN, Qi; US
OLAH, Robert, A.; US
DIBA, Sholeh; US
Mandataire : YOUNG, Edel, M. ; Xilinx, Inc. 2100 Logic Drive San Jose, CA 95124, US
Données relatives à la priorité :
09/062,00816.04.1998US
Titre (EN) TWO TRANSISTOR FLASH EEPROM CELL AND METHOD OF OPERATING SAME
(FR) CELLULE EEPROM FLASH A DEUX TRANSISTORS ET SON PROCEDE D'EXPLOITATION
Abrégé :
(EN) A flash electrically erasable programmable read only memory (EEPROM) cell fabricated in a semiconductor substrate. A first well region having a first conductivity type is located in the semiconductor substrate. A second well region having a second conductivity type, opposite the first conductivity type, is located in the first well region. A non-volatile memory transistor and an independently controllable access transistor are fabricated in the second well region. The non-volatile memory transistor and the access transistor are connected in series, such that the source of the access transistor is coupled to the drain of the non-volatile memory transistor. The first well region, the second well region, the non-volatile memory transistor and the access transistor are biased such that electrons are transferred from the first well region to a floating gate of the non-volatile memory transistor by Fowler-Nordheim tunneling during an erase mode, and electrons are transferred from the floating gate of the non-volatile memory transistor through the access transistor by Fowler-Nordheim tunneling during a program mode. None of the biasing voltages exceed 12 Volts, thereby enabling the flash EEPROM cell to operate in a 3.3 Volt system. In one embodiment, an array of flash EEPROM cells are fabricated in the second well region.
(FR) Cellule de mémoire flash morte programmable effaçable électriquement (EEPROM) fabriquée dans un substrat à semi-conducteur. Une première région de puits ayant un premier type de conductivité est située dans le substrat à semi-conducteur. Une seconde région de puits ayant un second type de conductivité, opposé au premier type de conductivité, est située dans la première région de puits. Un transistor de mémoire rémanente et un transistor d'accès régulable indépendamment sont fabriqués dans la seconde région de puits. Le transistor de mémoire rémanente et le transistor d'accès sont connectés en série, de manière que la source du transistor d'accès soit couplée au drain du transistor à mémoire rémanente. La première région de puits, la seconde région de puits, le transistor de mémoire rémanente et le transistor d'accès sont polarisés de manière que les électrons soient transférés de la première région de puits à une grille flottante du transistor de mémoire rémanente par un effet tunnel Fowler-Nordheim pendant un mode d'effacement, et que les électrons soient transférés à partir de la grille flottante du transistor de mémoire rémanente à travers le transistor d'accès par un effet tunnel Fowler-Nordheim pendant un mode de programme. Aucune des tensions de polarisation ne dépasse 12 volts, permettant ainsi à la cellule EEPROM flash de fonctionner dans un système à 3,3 volts. Dans un mode de réalisation, un ensemble de cellules EEPROM flash est fabriqué dans la seconde région de puits.
front page image
États désignés : JP
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)