WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
PATENTSCOPE sera indisponible quelques heures pour des raisons de maintenance le samedi 18.08.2018 à 09:00 CEST
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1999053330) INTERCONNEXION D'ETAT A GRANDE VITESSE ET EN TEMPS REEL POUR EQUIPEMENT D'ESSAI AUTOMATIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication : WO/1999/053330 N° de la demande internationale : PCT/US1999/008130
Date de publication : 21.10.1999 Date de dépôt international : 13.04.1999
Demande présentée en vertu du Chapitre 2 : 11.11.1999
CIB :
G01R 31/3167 (2006.01) ,G01R 31/319 (2006.01)
Déposants : TERADYNE, INC.[US/US]; 321 Harrison Avenue Boston, MA 02118, US
Inventeurs : CZAMARA, Allen; US
Mandataire : WALSH, Edmund; 321 Harrison Avenue Boston, MA 02118, US
RUBENSTEIN, Bruce, D.; Teradyne Inc. 321 Harrison Avenue Boston, MA 02118, US
Données relatives à la priorité :
09/060,98715.04.1998US
Titre (EN) HIGH SPEED, REAL-TIME, STATE INTERCONNECT FOR AUTOMATIC TEST EQUIPMENT
(FR) INTERCONNEXION D'ETAT A GRANDE VITESSE ET EN TEMPS REEL POUR EQUIPEMENT D'ESSAI AUTOMATIQUE
Abrégé : front page image
(EN) A tester is disclosed in which state coherency is maintained between functional blocks of the tester by way of a novel state distribution and recombination network. The network includes a plurality of nodes configured to provide point-to-point links can be adjusted by selecting a suitable node configuration and by programming delay circuitry included in each node. The network therefore maintains state coherence between the functional blocks by ensuring that delays throughout the test system are both deterministic and adjustable. The tester is particularly useful for testing complex, mixed-signal semiconductor devices.
(FR) On décrit un testeur dans lequel une cohérence d'état est maintenue entre des blocs fonctionnels du testeur au moyen d'une nouvelle distribution d'état et d'un réseau de recombinaison. Le réseau inclut une pluralité de noeuds configurés pour fournir des liaisons entre points fixes entre des paires de blocs fonctionnels. De plus, les retards de temps dans les liaisons entre points fixes peuvent être corrigés par sélection d'une configuration nodale et par programmation d'un circuit à retard intégré dans chaque noeud. Le réseau peut ainsi maintenir la cohérence d'état entre les blocs fonctionnels en faisant en sorte que les retards dans l'ensemble du système d'essai soient à la fois déterministes et réglables.
États désignés : CN, JP, KR, SG
Office européen des brevets (OEB (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)