WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1999052040) ARCHITECTURE POUR TRAITEMENT GRAPHIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1999/052040    N° de la demande internationale :    PCT/US1999/007771
Date de publication : 14.10.1999 Date de dépôt international : 08.04.1999
CIB :
G06F 15/80 (2006.01), G06T 1/20 (2006.01)
Déposants : RUBINSTEIN, Richard [--/US]; (US) (US Seulement).
STELLAR TECHNOLOGIES, LTD. [US/US]; Suite C-260 849 Almar Avenue Santa Cruz, CA 95060 (US) (Tous Sauf US)
Inventeurs : RUBINSTEIN, Richard; (US)
Données relatives à la priorité :
60/081,266 08.04.1998 US
Titre (EN) ARCHITECTURE FOR GRAPHICS PROCESSING
(FR) ARCHITECTURE POUR TRAITEMENT GRAPHIQUE
Abrégé : front page image
(EN)An embedded DRAM architecture specially adapted for graphics processing includes multiple processor engines and memory blocks arranged to form a ring topology. The processor engines include a standard execution unit and specialized execution units coupled to reconfigurable memory blocks to support MIMD style multiprocessing. Additionally, extensions to the instruction set architecture (ISA) are defined to dramatically improve performance in MPEG-2 and MPEG-2 encoding and other DSP applications.
(FR)La présente invention concerne une architecture à mémoire vive dynamique (DRAM) intégrée qui est spécialement adaptée au traitement graphique. Cette architecture comprend des moteurs multiples de traitement et des blocs de mémoire disposés selon une topologie en anneau. Les moteurs de processeur comprennent une unité d'exécution classique et des unités d'exécution spécialisées couplées à des blocs de mémoire reconfigurables à l'appui d'un multitraitement de style à instructions multiples, données multiples (MIMD). De plus, des extensions d'architecture de type ISA permettent d'améliorer très sensiblement les performances MPEG-2, le codage MPEG-2 et autres applications avec processeur de mise en mémoire (DSP).
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SL, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)