WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1999038208) PROCEDE DE FABRICATION D'UN DISPOSITIF A SEMI-CONDUCTEURS
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1999/038208    N° de la demande internationale :    PCT/JP1999/000255
Date de publication : 29.07.1999 Date de dépôt international : 22.01.1999
Demande présentée en vertu du Chapitre 2 :    17.06.1999    
CIB :
H01L 21/312 (2006.01), H01L 21/768 (2006.01)
Déposants : CITIZEN WATCH CO., LTD. [JP/JP]; 1-1, Nishi-Shinjuku 2-chome Shinjuku-ku Tokyo 163-0428 (JP) (Tous Sauf US).
MIYAZAKI, Taichi [JP/JP]; (JP) (US Seulement)
Inventeurs : MIYAZAKI, Taichi; (JP)
Mandataire : OSAWA, Takashi; Ikebukuro White House Building, Room 818 20-2, Higashi Ikebukuro 1-chome Toshima-ku Tokyo 170-0013 (JP)
Données relatives à la priorité :
10/10073 22.01.1998 JP
10/53021 05.03.1998 JP
10/269701 24.09.1998 JP
Titre (EN) METHOD OF FABRICATING SEMICONDUCTOR DEVICE
(FR) PROCEDE DE FABRICATION D'UN DISPOSITIF A SEMI-CONDUCTEURS
Abrégé : front page image
(EN)A method of fabricating a semiconductor device for forming interconnections formed on a semiconductor device in multiple layers above and below an organic interlayer insulation film (19) as an insulation film, wherein the organic interlayer insulation film (19) having its insulation resistance lowered on receiving damage by plasma is subjected to ashing or ashing and heat treating by sputter etching to be performed to reduce a contact resistance between lower layer interconnections (13a, 13b) and upper layer interconnections (21a, 21b), whereby a charge-up layer (19a), a surface layer subjected to the plasma damage, is removed to increase an insulation resistance value and prevent a leak current from flowing between the upper layer interconnections (21a, 21b).
(FR)L'invention concerne un procédé de fabrication d'un dispositif à semi-conducteurs permettant d'établir des interconnexions formées sur un dispositif à semi-conducteurs dans de multiples couches au-dessus et au-dessous d'un film organique intercouche isolant (19) servant de film isolant. Ce film (19) présente une résistance à l'isolation affaiblie par les endommagements causés par le plasma et est soumis à l'incinération ou au traitement thermique par gravure à pulvérisation afin de réduire la résistance au contact entre les interconnexions (13a, 13b) de couche inférieure et les interconnexions (21a, 21b) de couche supérieure. Une couche de charge (19a), une couche de surface soumise à l'endommagement par plasma, est éliminée pour augmenter la valeur de résistance à l'isolation et éviter une fuite de courant passant entre les interconnexions (21a, 21b) de couche supérieure.
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, GM, HU, ID, IL, IS, JP, KE, KG, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)