WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1999038085) PROCEDE ET APPAREIL D'APPLICATION D'EXECUTION ORDONNEE DE LECTURE ET D'ECRITURE A TRAVERS UNE INTERFACE DE MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1999/038085    N° de la demande internationale :    PCT/US1999/001387
Date de publication : 29.07.1999 Date de dépôt international : 21.01.1999
Demande présentée en vertu du Chapitre 2 :    20.08.1999    
CIB :
G06F 13/16 (2006.01)
Déposants : SUN MICROSYSTEMS, INC. [US/US]; 901 San Antonio Road MS PAL01-521 Palo Alto, CA 94303 (US) (Tous Sauf US).
SPROULL, Robert, F. [US/US]; (US) (US Seulement)
Inventeurs : SPROULL, Robert, F.; (US)
Mandataire : ALBERT, Philip, H.; Townsend and Townsend and Crew LLP 8th floor Two Embarcadero Center San Francisco, CA 94111-3834 (US)
Données relatives à la priorité :
09/012,882 23.01.1998 US
Titre (EN) METHOD AND APPARATUS FOR ENFORCING ORDERED EXECUTION OF READS AND WRITES ACROSS A MEMORY INTERFACE
(FR) PROCEDE ET APPAREIL D'APPLICATION D'EXECUTION ORDONNEE DE LECTURE ET D'ECRITURE A TRAVERS UNE INTERFACE DE MEMOIRE
Abrégé : front page image
(EN)A memory interface is provided between a processor and a memory subsystem which is capable of multiple concurrent transactions or accesses. The interface between the processor and the memory carries read and write operations as well as 'barrier' operations, where a barrier operation signals the non-reorderability of operations. In one variation, the memory interface is an interface to one or more memory mapped input/output (I/O) devices or computational devices.
(FR)L'invention concerne une interface de mémoire située entre un processeur et un sous-système de mémoire capable de permettre plusieurs transactions ou accès concurrents. L'interface entre le processeur et la mémoire permet d'effectuer des opérations de lecture et d'écriture ainsi que des opérations de 'barrière', une opération de barrière signalant que des opérations ne peuvent être ordonnées de nouveau. Dans un autre aspect de l'invention, l'interface de mémoire fait interface avec un ou plusieurs dispositifs d'entrée/sortie (I/O) ou dispositifs de calcul à topographie mémoire.
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, GM, KE, LS, MW, SD, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)