WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1999035750) SYSTEME DE MEMOIRE TOLERANTE AUX DEFAILLANCES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1999/035750    N° de la demande internationale :    PCT/US1998/025642
Date de publication : 15.07.1999 Date de dépôt international : 03.12.1998
Demande présentée en vertu du Chapitre 2 :    04.06.1999    
CIB :
G06F 11/10 (2006.01), G06F 11/16 (2006.01), H03M 13/19 (2006.01)
Déposants : GENERAL DYNAMICS INFORMATION SYSTEMS, INC. [US/US]; 8800 Queen Avenue Bloomington, MN 55431 (US)
Inventeurs : WARDROP, Andrew, J.; (US)
Mandataire : BURTON, Carol, W.; Holland & Hart L.L.P. Suite 3200 555 17th Street P.O. Box 8749 Denver, CO 80201-8749 (US)
Données relatives à la priorité :
09/003,080 05.01.1998 US
Titre (EN) FAULT TOLERANT MEMORY SYSTEM
(FR) SYSTEME DE MEMOIRE TOLERANTE AUX DEFAILLANCES
Abrégé : front page image
(EN)A fault tolerant memory system (100) having a triple bit error correction and quadruple bit error detection capability is disclosed using control logic (108) coupled to multiple decoders (102, 104) each having single bit error correction/double bit error detection capabilities. The memory system can also be provided with a sparing system which provides an additional memory device to circumvent failures in individual memory devices. The memory system is suited for severe environments such as computing systems operating in outer space.
(FR)Cette invention concerne un système de mémoire tolérante aux défaillances (100), doté d'une capacité de correction d'erreur à triple bit et d'une capacité de détection d'erreurs à quadruple bit. Ce système utilise une logique de commande (108) couplée à des décodeurs multiples (102, 104) possédant chacun une capacité de correction d'erreur à bit unique/double. Le système de mémoire peut également être pourvu d'un système de réserve offrant un dispositif de mémoire supplémentaire pour remédier aux défaillances survenus dans différents dispositifs de mémoire. Ce système de mémoire convient pour des environnements durs tels que des systèmes de calcul fonctionnant dans l'espace.
États désignés : CN, IL, JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)