WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1999033180) DETECTEUR DE L'ETAT DE VERROUILLAGE D'UNE BOUCLE A VERROUILLAGE DE PHASE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1999/033180    N° de la demande internationale :    PCT/IB1998/001575
Date de publication : 01.07.1999 Date de dépôt international : 08.10.1998
CIB :
H03L 7/089 (2006.01), H03L 7/095 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS AB [SE/SE]; Kottbygatan 7, Kista, S-164 85 Stockholm (SE) (SE only)
Inventeurs : TRODDEN, Thomas; (NL)
Mandataire : KOPPEN, Jan; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Données relatives à la priorité :
08/995,471 22.12.1997 US
Titre (EN) A PHASE LOCKED LOOP LOCK CONDITION DETECTOR
(FR) DETECTEUR DE L'ETAT DE VERROUILLAGE D'UNE BOUCLE A VERROUILLAGE DE PHASE
Abrégé : front page image
(EN)A lock detector for a phase locked loop circuit generates a lock detection signal indicative of whether the output signal is within a prescribed lock condition of the reference signal. The lock detector samples the control signal, examines a plurality of samples according to criteria associated with the prescribed lock condition between the reference signal and the oscillator output signal, and generates a lock signal indicative of the lock condition being met if the samples satisfy the criteria. In a favorable embodiment, the lock detector forms a first group of samples sampled at a rate controlled by the reference signal and a second group of samples at a rate controlled by the oscillator output signal of the phase locked loop. The samples are stored and shifted at the respective clock rates in respective shift registers. The contents of each stage of the shift registers are then examined according to a logic function. In an embodiment, the control signal includes first and second commands and is subjected to an initial logic function whose output is sampled by the shift registers.
(FR)L'invention concerne un détecteur de verrouillage pour circuit à verrouillage de phase, lequel détecteur génère un signal de détection de verrouillage indiquant si le signal de sortie se situe dans un état de verrouillage prédéterminé du signal de référence. Le détecteur de verrouillage échantillonne le signal de commande, examine une pluralité d'échantillons selon des critères associés à l'état de verrouillage prédéterminé en fonction du signal de référence et en fonction du signal de sortie de l'oscillateur, et génère un signal de verrouillage indiquant l'état de verrouillage atteint si les échantillons satisfont lesdits critères. Selon un mode de réalisation avantageux, le détecteur de verrouillage constitue un premier groupe d'échantillons échantillonnés à une cadence commandée par le signal de référence, et un second groupe d'échantillons échantillonnés à une vitesse commandée par le signal de sortie d'oscillateur de la boucle à verrouillage de phase. Les échantillons sont enregistrés et décalés selon leurs vitesses d'horloge respectives dans leurs registres à décalage respectifs. Le contenu de chaque étage des registres à décalage est ensuite examiné selon une fonction logique. Selon un mode de réalisation, le signal de commande comprend une première et une seconde commandes, et il est soumis à une fonction logique initiale dont la sortie est échantillonnée par les registres à décalage.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)