WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1999032977) SYSTEME DE MEMOIRE FLASH
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1999/032977    N° de la demande internationale :    PCT/JP1998/005544
Date de publication : 01.07.1999 Date de dépôt international : 08.12.1998
CIB :
G06F 12/02 (2006.01), G11C 29/00 (2006.01)
Déposants : TDK CORPORATION [JP/JP]; 13-1, Nihonbashi 1-chome Chuo-ku Tokyo 103-0027 (JP) (Tous Sauf US).
KAKINUMA, Yuji [JP/JP]; (JP) (US Seulement).
KITAGAWA, Hiroya [JP/JP]; (JP) (US Seulement).
SHIMADA, Teruo [JP/JP]; (JP) (US Seulement)
Inventeurs : KAKINUMA, Yuji; (JP).
KITAGAWA, Hiroya; (JP).
SHIMADA, Teruo; (JP)
Mandataire : ISHII, Yoichi; Tenjin Iyasaka Kosan Building, 3rd floor 23-1, Yushima 3-chome Bunkyo-ku Tokyo 113-0034 (JP)
Données relatives à la priorité :
9/365703 22.12.1997 JP
Titre (EN) FLASH MEMORY SYSTEM
(FR) SYSTEME DE MEMOIRE FLASH
Abrégé : front page image
(EN)A flash memory system which has a memory manager which manages the transfer of data between a host computer and a flash memory. The memory manager translates a logic address by which the flash memory can be accessed from the host computer to/from a physical address which is the real address of the flash memory and, further, holds the change of internal information in the flash memory as a $g(D) record and, after resetting, restores an internal state into a state before the resetting in accordance with the information of the $g(D) record. With this constitution, the flash memory system which shows little delay in a writing/reading time, enables a relatively easy writing operation, enables a high velocity operation and enables proper management of defective sectors and defective bits can be realized.
(FR)L'invention concerne un système de mémoire flash possédant un gestionnaire de mémoire qui gère le transfert des données entre un ordinateur hôte et une mémoire flash. Le gestionnaire de mémoire effectue la traduction entre une adresse logique à laquelle on peut accéder la mémoire flash depuis l'ordinateur hôte et une adresse physique qui constitue l'adresse réelle de la mémoire flash; en outre, il conserve les changements des informations internes dans la mémoire flash sous la forme d'un enregistrement $g(D). Après la remise à zéro, il restaure un état interne pour obtenir un état qui précédait la remise à zéro, conformément aux informations de l'enregistrement $g(D). Grâce à cette configuration, on peut créer un système de mémoire flash qui a un temps de lecture / d'écriture limité, qui permet d'effectuer assez aisément l'opération d'écriture, qui assure une vitesse de fonctionnement élevée et qui permet de gérer correctement les secteurs et les bits défectueux.
États désignés : CN, JP, US.
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)