Traitement en cours

Veuillez attendre...

PATENTSCOPE sera indisponible durant quelques heures pour des raisons de maintenance le samedi 31.10.2020 à 7:00 AM CET
Paramétrages

Paramétrages

Aller à Demande

1. WO1999000847 - GROUPEMENT DE CELLULES DE MEMOIRE RAM STATIQUE ET SON PROCEDE DE PRODUCTION

Numéro de publication WO/1999/000847
Date de publication 07.01.1999
N° de la demande internationale PCT/DE1998/001551
Date du dépôt international 05.06.1998
Demande présentée en vertu du Chapitre 2 04.11.1998
CIB
H01L 21/8244 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78avec une division ultérieure du substrat en plusieurs dispositifs individuels
82pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232Technologie à effet de champ
8234Technologie MIS
8239Structures de mémoires
8244Structures de mémoires statiques à accès aléatoire (SRAM)
H01L 27/11 2006.01
HÉLECTRICITÉ
01ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
LDISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04le substrat étant un corps semi-conducteur
10comprenant une pluralité de composants individuels dans une configuration répétitive
105comprenant des composants à effet de champ
11Structures de mémoires statiques à accès aléatoire
CPC
H01L 27/11
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
11Static random access memory structures
H01L 27/1104
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
11Static random access memory structures
1104the load element being a MOSFET transistor
Déposants
  • SIEMENS AKTIENGESELLSCHAFT [DE]/[DE] (AllExceptUS)
  • GOEBEL, Bernd [DE]/[DE] (UsOnly)
  • BERTAGNOLLI, Emmerich [IT]/[DE] (UsOnly)
  • WILLER, Josef [DE]/[DE] (UsOnly)
  • HASLER, Barbara [DE]/[DE] (UsOnly)
  • VON BASSE, Paul-Werner [DE]/[DE] (UsOnly)
Inventeurs
  • GOEBEL, Bernd
  • BERTAGNOLLI, Emmerich
  • WILLER, Josef
  • HASLER, Barbara
  • VON BASSE, Paul-Werner
Données relatives à la priorité
197 27 472.227.06.1997DE
Langue de publication allemand (DE)
Langue de dépôt allemand (DE)
États désignés
Titre
(DE) SRAM-ZELLENANORDNUNG UND VERFAHREN ZU DEREN HERSTELLUNG
(EN) SRAM-CELL ASSEMBLY AND METHOD FOR REALISING THE SAME
(FR) GROUPEMENT DE CELLULES DE MEMOIRE RAM STATIQUE ET SON PROCEDE DE PRODUCTION
Abrégé
(DE)
Die SRAM-Zellenanordnung umfaßt pro Speicherzelle sechs MOS-Transistoren, die als vertikale Transistoren ausgebildet sind. Die MOs-Transistoren werden an Flanken von Gräben (G1, G2, G4) angeordnet. Als Spacer ausgebildete Teile der Speicherzelle, wie z.B. Gateelektroden (Ga2, Ga4) oder leitende Strukturen (L3), werden über angrenzende oberhalb einer Oberfläche (O) eines Substrats (S) angeordnete horizontale leitende Strukturen (H5) kontaktiert. Verbindungen zwischen Teilen von Speicherzellen erfolgen über an den Flanken der Vertiefungen angeordnete dritte leitende Strukturen (L3) und Wortleitungen (W), über Diffusionsgebiete (D2), die innerhalb des Substrats (S) an die Flanken der Vertiefungen angrenzen, über erste Bitleitungen, über zweite Bitleitungen (B2) oder/und über leitende Strukturen (L1, L2, L6), die teilweise in unterschiedlicher Höhe bezüglich einer Achse senkrecht zu der Oberfläche (O) angeordnet sind. Kontakte (K5) kontaktieren mehrere Teile der MOS-Transistoren zugleich.
(EN)
The present invention relates to a SRAM-cell assembly which includes for each memory cell six MOS transistors designed as vertical transistors, wherein said MOS transistors are mounted on the sides of grooves (G1, G2, G4). A plurality of memory cells elements, such gate electrodes (Ga2, Ga4) or conductive structures (L3), are used as spacers and connected using adjacent horizontal conductive structures (5) which are placed above the surface (O) of a substrate (S). The connections between the different parts of the memory cells are made using word-lines (W) and third conductive structures (L3) located on the sides of recesses, using diffusion areas (D2) adjacent to the sides of the recesses within the substrate (S) and using first bit-lines, second bit-lines (B2) and/or conductive structures (L1, L2, L6) which are partially perpendicular to the surface (O) and located at different heights relative to an axis. The contacts (K5) connect simultaneously several parts of the MOS transistors.
(FR)
L'invention concerne un groupement de cellules de mémoire RAM statique comprenant, par cellule mémoire, six transistors MOS conçus en tant que transistors verticaux. Les transistors MOS sont montés sur les flancs de tranchées (G1, G2, G4). Des éléments des cellules mémoire, servant d'espaceurs, par ex. des électrodes de grille (Ga2, Ga4) ou des structures conductrices (L3), sont mis en contact par l'intermédiaire de structures conductrices horizontales adjacentes (5) placées au-dessus d'une surface (O) d'un substrat (S). Les connexions entre les parties des cellules mémoire s'effectuent par l'intermédiaire de troisièmes structures conductrices (L3) placées sur les flancs des évidements, et par l'intermédiaire de lignes de mots (W), par l'intermédiaire de zones de diffusion (D2) qui sont adjacentes aux flancs des évidements, à l'intérieur du substrat (S), par l'intermédiaire de premières lignes de binaires, de deuxièmes lignes de binaires (B2) et/ou de structures conductrices (L1, L2, L6) qui sont placées en partie perpendiculairement à la surface (O), à des hauteurs différentes par rapport à un axe. Les contacts (K5) mettent simultanément en contact plusieurs parties des transistors MOS.
Également publié en tant que
Autres publications associées
Dernières données bibliographiques dont dispose le Bureau international