Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1999000786 - CIRCUIT DE TRAITEMENT DU SIGNAL VIDEO, AFFICHAGE VIDEO ET EQUIPEMENT ELECTRONIQUE UTILISANT TOUS DEUX LEDIT CIRCUIT, ET PROCEDE DE REGLAGE DES SORTIES DE CONVERTISSEURS NUMERIQUES-ANALOGIQUES

Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique

[ JA ]
明 細 書

映像信号処理回路、それを用いた映像表示装置及び電子機器 並びにディジ夕ル—アナログ変換器の出力調整方法

[技術分野]

本発明は、シリアルの映像信号をパラレルに変換し、各パラレル映像信号をデ ィジタルーアナログ変換、増幅して出力する映像信号処理回路並びにそれを用い た映像表示装置及び電子機器に関する。本発明はさらに、複数のディジタル—ァ ナログ変換器から出力されるアナログ映像信号の振幅を調整する方法に関する。 なお、本発明における映像信号は、画像信号と等価なものとして扱う。

[背景技術]

例えば液晶表示を行うにあたり、表示画面の画素数が増加すると共に画素デー 夕の転送周波数が高くなり、標準的な画素密度である SVGA (800 x 600 画素)で 4 OMH z、高画素密度となる XGA ( 1024 x 768画素)では 6 5 MHzになる。一方、液晶素子への書き込み応答周波数は、サンプリングスィ ツチとして TFT (Thin Film Transister) を用いた場合には 7〜 8 M H zであ る。そこで、シリアルの映像信号を N本のパラレル信号に変換し、転送周波数を 1/Nとして TFTにて応答可能な周波数まで下げている(特開平 8— 3523 58、 WO 97/08677, WO 97/49080参照) 。

ここで、映像信号のシリアル—パラレル変換は相展開と称される。図 14に模 式的に示すように、シリアル入力データ Dは、例えば 4 OMH zの基準クロック CLKに従って転送されるシリアルの画像データ a 1 , a 2, …を有する。相展 開回路では、画像データ a 1, a 2 , …が、シフトレジス夕とラッチ回路とによ り、そのデータ伝送周期が元の 6倍となるように展開され、相展開された映像信 号 D l, D2,〜D 6がパラレルで出力される。

図 14の方式は 6相展開と称され、低画素密度である SVGAの場合に用いら れる。このときの書き込み周波数は 6. 7MHzとなる。一方、高画素密度であ る XGAの場合には 12相展開が用いられ、このときの書き込み周波数は 5. 4 M H zとなる。

この相展開回路を含む従来の映像信号処理回路を用いた液晶表示装置を図 15 に示す。図 15において、液晶パネル 500は、走査回路 501からの走査信号 と映像信号処理回路 502からのデータ信号とが供給されて駆動される。

映像信号処理回路 502は、相展開回路 503と、極性反転回路 504と、デ イジタル—アナログ変換器(以下、 D/A変換器と略記する) 511~516と、 オペアンプ 551〜 556とを有する。

DZA変換器 511-516の出力線 51 1 A〜516A途中には、 D/A変 換器 51 1〜516から出力されるアナログ信号の出力振幅を調整する可変抵抗 器 521〜526が接続されている。また、オペアンプ 551〜556は、その マイナス端子にバイアス信号線 505が共通接続され、プラス端子には D/A変 換器 51 1〜516の各出力線 51 1 A〜516Aが接続されている。

オペアンプ 551〜556には、ゲイン設定用抵抗器 531〜536、 541 〜546が接続されている。なお、一方のゲイン設定用抵抗器 541〜546は 可変抵抗器で構成される。

ここで、図 15に示す液晶パネルの全面に同一中間調の表示を行う場合を考え る。オペアンプ 551〜556の出力は、液晶パネル 500の縦方向の信号ライ ンにそれそれ接続されている。このため、例えばオペアンプ 551からのみ他の オペアンプ 552〜556とは異なる電圧が出力されると、液晶パネル 500に は 6本毎に縦すじ状の模様が現れて表示品質が損なわれる。

このために、図 15に示す従来の映像信号処理回路 502では、 D/A変換器 51 1〜516に接続された可変抵抗器 521〜526と、 オペアンプ 551〜 556に接続された可変抵抗器 541 - 546をそれぞれマニュアルで調整して いた。

近年、液晶表示画面の大型化、高精細化あるいはカラー画像化に伴い、その画 素数も増加する傾向にあり、図 1 5に示す可変抵抗器の数は画素数の増加と共に 増大する。

例えば、 X G Aのカラー表示では、可変抵抗器の数は、

1 2 (相展開数) x 3 ( R , G , B ) X 2 (一ラインの可変抵抗器の数) = 7 2 となる。

このような多数の可変抵抗器を必要とすることから、部品コストが上昇するば かりか、マニュアルによる抵抗値調整に人手と時間を要する。結果として、映像 信号処理回路あるいは液晶表示装置がコストアップする。また、調整した抵抗値 が経時的に変化することもあり、これにより輝度むらが徐々に発生する虞もあり、 画像品質の点からも改善の必要があつた。

そこで、本発明の目的は、可変抵抗器の数を減少させて、抵抗値の調整作業を 軽減し、もってコストダウンを図ることができる映像信号処理回路並びにそれを 用いた映像表示装置及び電子機器を提供することにある。

本発明の他の目的は、抵抗値の自動調整を可能とし、経時的な輝度むらの発生 を防止できる映像信号処理回路並びにそれを用いた映像表示装置及び電子機器を 提供することにある。

本発明のさらに他の目的は、抵抗器の実装面積を縮小し、さらには S /Nの向 上と放射ノィズの低減を図ることができる映像信号処理回路並びにそれを用いた 映像表示装置及び電子機器を提供することにある。

本発明のさらに他の目的は、複数のディジタル一アナログ変換器の出力振幅を 迅速にかつ正確に調整できる方法を提供することにある。

[発明の開示]

本発明に係る映像信号処理回路は、シリアルのディジタル映像信号を N個のパ ラレルのデイジ夕ル映像信号に変換するシリアルーパラレル変換器と、

前記 N個のパラレルのディジタル映像信号をそれそれアナログ映像信号に変換 する N個のディジ夕ル—アナログ変換器と、

前記 N個のディジ夕ル—アナログ変換器からの前記アナログ映像信号をそれそ れ増幅して出力する N個の増幅器と、

前記 N個の増幅器の各々に接続されて、前記 N個の増幅器の各々のゲインを設 定する N組のゲイン設定用抵抗器と、

を有し、

前記 N組のゲイン設定用抵抗器の各々は第 1,第 2の抵抗器を含み、前記第 1, 第 2の抵抗器は、同一の製造工程によって第 1の基板に形成されて、前記 N組の ゲイン設定用抵抗器の各々の抵抗値を調整不要としたことを特徴とする。

本発明は、ゲイン設定用抵抗器を構成する第 1 , 第 2の抵抗器の抵抗比を、何 等の調整を要せずに各組にて実質的に同一にしている。この第 1,第 2の抵抗器 は同一の製造工程によって同一基板に形成されるため、例えば露光時のマスク精 度に依存して高精度に製造できる。各組の第 1 , 第 2の抵抗器の抵抗比が実質的 に同一であると、何等の調整を要せずに N個の増幅器のゲインも実質的に同一と なる。このため、表示画面上にてパラレル出力本数毎に縦すじ状の輝度むらが生 ずることを防止できる。

N個のディジ夕ル—アナログ変換器の各々の出力線にそれそれ接続されて、各 々のアナログ映像信号の振幅を調整する N個の振幅調整用抵抗器をさらに有する ことができる。この場合、 N個の振幅調整用抵抗器の各々は、レーザトリミング によって抵抗値がそれそれ調整されている。

こうすると、 N個の増幅器に入力される各々のアナログ映像信号の振幅が実質 的に等しくされる。このことによつても、表示画面上にてパラレル出力本数毎に 縦すじ状の輝度むらが生ずることを防止できる。特に、可変抵抗器の可動部を治 具にてマニュアル調整する従来技術と比較すれば、レーザトリミングされた抵抗 器は、抵抗値の自動調整が可能となって作業負担が大幅に軽減される。また、レ —ザトリミングされた抵抗器は経時的な抵抗値の変動も生じないので、経時的に 輝度むらが発生して画質が劣化することもない。

本発明では、シリアル一パラレル変換器と N個のディジタル—アナログ変換器 の間にディジタル極性反転回路を設けるか、あるいは、 N個のディジタル一アナ ログ変換器と N個の増幅器との間にアナログ極性反転回路を設けることができる。 この場合、 N個の増幅器の各々は、第 1 , 第 2の入力端を有するオペアンプに て構成され、オペアンプの前記第 1の入力端にはアナログ映像信号が入力され、 オペアンプの第 2の入力端には極性反転用バイアス信号が入力される。

こうすると、極性反転用バイアス信号のレベルシフト量も、第 1,第 2の抵抗 器の抵抗比によって定まるため、そのレベルシフト量を N個の増幅器にて実質的 に等しくできる。

第 1の基板上には、 k ( 1 < k≤N ) 組のゲイン調整用抵抗器を形成すること ができる。換言すれば、 2組以上のゲイン調整用抵抗器を構成する第 1 , 第 2の 抵抗器を第 1の基板上に構成できる。こうすると、 k組のゲイン調整用抵抗器の 抵抗比の精度がさらに高まる。

第 1の基板及び k組のゲイン調整用抵抗器は、 k組のゲイン調整用抵抗器に接 続される複数の端子(第 1の端子)を露出させて樹脂モールド内に収容した回路 パッケージ(第 1の回路パヅケージ)をさらに有することが好ましい。こうする と、 k組のゲイン調整用抵抗器の抵抗比に対する環境変動の影響が低減される。

k個の増幅器を、 k個の増幅器に接続される複数の第 2の端子を露出させて樹 脂モールド内に収容した第 2の回路パッケージと、第 1の回路パッケージと第 2 の回路パッケージとを搭載するメイン基板と、を設けて、ハイブリッド I C化す ることができる。このメイン基板は、両面に形成された配線パターンと、前記メ ィン基板を貫通する複数のスルーホールとを有する。メイン基板の片面に第 1の 回路パッケージが搭載され、他の片面に第 2の回路パッケージが搭載され、複数 の第 1,第 2の端子は前記複数のスルーホールを介してそれそれ接続される。こ うすると、増幅器とゲイン設定用抵抗器とを接続する配線が交差せず、しかもそ の配線長を短くできる。このため、増幅器とゲイン設定用抵抗器とを接続する配 線にノイズが重畳しにくく、 S 7Nが向上する。また、増幅器とゲイン設定用抵 抗器とを接続する配線より高周波が放射されにくく、周辺回路に与えるノイズの 影響を低減できる。

第 1の回路パッケージと第 2の回路パッケージとは、メイン基板を挟んで対向 する位置に搭載されていることが好ましい。増幅器とゲイン設定用抵抗器とを接 続する配線の長さを最短にできる。

k個のディジタル—アナログ変換器及び k個の振幅調整用抵抗器を第 3の回路 パッケージに収容し、第 3の回路パッケージをメイン基板に搭載することが好ま しい。こうすると、映像処理回路をより小型化できる。

本発明の他の態様として、 k ( 1 < k≤N ) 個の第 1の抵抗器を同一の製造ェ 程によって第 1の基板に形成し、 k個の第 2の抵抗器を同一の製造工程によって 第 2の基板に形成してもよい。こうすると、 K個の第 1の抵抗器の各抵抗値が実 質的に等しくなり、 K個の第 2の抵抗器の各抵抗値も実質的に等しくなる。結果 として、 k組のゲイン設定用抵抗器の抵抗比を実質的に等しくできる。

本発明の映像表示回路は、上述した構成を有する映像信号処理回路と、この映 像信号処理回路から出力されるアナログ映像信号に基づいて駆動される電気光学 装置と、を含んで構成される。また、本発明に係る電子機器は、この映像表示装 置を含んで構成される。これらの表示画面上には、パラレル出力本数毎にすじ状 の輝度むらが発生することが無くなる。

本発明方法は、複数のディジ夕ル—アナログ変換器よりそれそれ出力されるァ ナログ映像信号の振幅を調整する方法において、

前記複数のディジタルーアナログ変換器の中の任意の第 1のディジ夕ルーアナ ログ変換器に接続された第 1の負荷抵抗をレーザトリミングする第 1工程と、 前記複数のディジ夕ルーアナログ変換器の中の任意の第 2のディジタル—アナ ログ変換器に接続された第 2の負荷抵抗をレーザトリミングする第 2工程と、 を有し、

前記第 1工程は、

前記第 1のディジタルーアナログ変換器に所定のディジタル信号を入力したと きの前記第 1のディジタル—アナ口グ変換器からの出力電圧が、第 1の許容範囲 となるように、前記第 1の負荷抵抗をレーザトリミングする工程を含み、 前記第 2工程は、

前記第 1 , 第 2のディジタル一アナログ変換器に前記所定のディジ夕ル信号を 入力したときの前記第 1,第 2のディジタル—アナログ変換器からの各出力電圧 の電位差が、第 2の許容範囲となるように、前記第 2の負荷抵抗をレーザトリミ ングする工程を含むことを特徴とする

本発明方法によれば、基準となる第 1のディジ夕ル—アナログ変換器の出力と 調整対象の第 2のディジタル—アナ口グ変換器の出力を、等しい環境温度条件に て同時に測定している。従って、 N個のディジタル—アナログ変換器及び N個の 振幅調整用抵抗器の特性が温度飽和するまで待機することなく、レーザトリミン グを開始できる。

[図面の簡単な説明]

図 1は、本発明に係る映像信号処理回路を含む液晶表示装置のプロック図であ る。

図 2は、図 1に示す映像信号処理回路のうちの k組のゲイン設定用抵抗器を搭 載した第 1の回路パッケージと、 k個のオペアンプを搭載した第 2の回路パヅケ —ジとの接続を示す回路図である。

図 3は、図 2に示す第 1 , 第 2の回路パッケージを搭載したハイブリツド I C の側面図である。

図 4は、図 2の変形例を示す回路図である。

図 5は、レーザトリミングされた振幅調整用抵抗器の平面図である。

図 6は、レ一ザトリミング装置のブロック図である。

図 7は、図 1の変形例を示すブロック図である。

図 8は、 A ) 〜(C ) は、相展開されたディジタル映像信号、極性反転信号及 び増幅されたアナログ映像信号を模式的に示す図である。

図 9は、本発明に係る映像表示装置の一例である液晶表示装置のプロック図で ある。

図 1 0は、本発明に係る電子機器の一例であるカラ一プロジェクタの概略説明 図である。

図 1 1は、本発明に係る電子機器の一例であるパーソナルコンピュータの概略 斜視図である。

図 1 2は、本発明に係る電子機器の一例であるページャの分解斜視図である。 図 1 3は、本発明に係る映像信号処理回路を T C Pに搭載した例を示す概略斜 視図である。

図 1 4は、パラレル—シリアル変換を模式的に示す図である。

図 1 5は、従来の液晶表示装置のブロック図である。

[発明を実施するための最良の形態]

以下、本発明を図面に基づいて説明する。

(映像表示装置の説明)

図 1は本発明を適用した映像表示装置の一例としての液晶表示装置のプロック 図である。この液晶表示装置は、電気光学装置の一例としての液晶パネル 1 0 0、 走査回路 1 0 1及び映像信号処理回路 1 0 2を有する。

映像信号処理回路 1 0 2は、相展開回路(シリアル—パラレル変換回路) 1 0 3と、ディジタル極性反転回路 1 0 4と、第 1〜第 6のディジ夕ルーアナログ変 換器 1 1 1〜 1 1 6と、第 1〜第 6のオペアンプ 1 5 1〜: L 5 6とを有する。 第 1〜第 6の D /A変換器 1 1 1〜 1 1 6の出力線 1 1 1 A〜 1 1 6 A途中に は、第 1〜第 6の D /A変換器 1 1 1〜 1 1 6から出力されるアナログ信号の出 力振幅を調整する第 1〜第 6の振幅調整用抵抗器 1 2 1〜 1 2 6が G N D端子と の間に接続されている。また、第 1〜第 6のオペアンプ 1 5 1〜 1 5 6は、その マイナス端子にバイアス信号 1 0 5が入力され、プラス端子には第 1〜第 6の D /A変換器 1 1 1〜 1 1 6の各出力線 1 1 1 A〜 l 1 6 Aが接続されている。 第 1〜第 6のオペアンプ 1 5 1〜 1 5 6には、第 1〜第 6のゲイン設定用抵抗 器 1 6 1〜 1 6 6が接続されている。ここで、第 1のオペアンプ 1 5 1を例に挙 げれば、この第 1のオペアンプ 1 5 1に接続された第 1のゲイン設定用抵抗器 1 6 1は、第 1の抵抗器 1 3 1と第 2の抵抗器 1 4 1とを有し、その各抵抗値でォ ペアンプ 1 5 1のゲインが設定される。

ここで、入力抵抗である第 1の抵抗器 1 3 1の抵抗値を R 1とし、帰還抵抗で ある第 2の抵抗器 1 4 1の抵抗値を R 2とする。オペアンプ 1 5 1のプラス端子 への入力を Vin、マイナス端子への入力を Vb i a sとすると、オペアンプ 1 51の出力 Voutは下記の式 (1) の通りとなる。

Vo u t = ( 1 +R 2/R 1 ) · V i n+ (R 2/R 1 ) · Vb i a s

… ) 第 2〜第 6のゲイン設定用抵抗器 162〜 166も同様に、第 1の抵抗器 13 2〜 136と第 2の抵抗器 142〜 146とを有する。

(映像信号処理回路の動作説明)

図 1に示す相展開回路 103では、図 14に示すように、シリアルのディジ夕 ル映像信号 Dを、パラレルのディジタル映像信号 D 1〜D 6に相展開(シリアル —パラレル変換)するものである。ディジタル映像信号 D 1〜D 6は、それぞれ が例えば 8ビットにより画像の階調レベルを示す信号である。

極性反転、 D A変換及び増幅の各動作を、図 8 (A) 〜図 8 (C) を参照し て説明する。

図 8 (A) は、例えばディジタル映像信号 D 1を模式的に示し、各フレーム内 でへキサ値で 00 hから F Fhに階調値が段階的に変化する信号を示している。 図 8 (A) では説明の便宜上、階調値をアナログ的に図示している。

図 8 (A) に示すディジタル映像信号 D 1は、極性反転回路 104にてディジ タル的に極性反転される。ここで、ディジタル映像信号 D 1は 1水平走査期間毎 に極性反転される。一方、図示しないディジタル映像信号 D 2〜D 6も同様に 1 水平走査期間毎に極性反転される。なお、バイアス信号 105は、映像信号の極 性反転に同期してその電圧レベルが反転する。例えば、 D 1' が m水平走査期間 のときは、バイアス信号 105は Highレベル、(m+ 1 ) 水平走査期間のときは Lowレベルに反転する。このようにするとき、出力 VIは図 8 (C) のようになる, デジタル映像信号 D 1 ,D 2, は、液晶パネル 100を水平走査線毎に極性を 反転させて交流駆動(ライン反転駆動)する場合は、パラレル出力される映像信 号は同一極性となるようにされ、表示ドット毎に極性を反転させて交流駆動(ド ット反転駆動)する場合は、パラレル出力される映像信号 D 1〜D 6は交互に極 性を逆にして出力される。

- 10

ディジ夕ル映像信号 D 1を 1水平走査期間毎に極性反転された信号 D 15 は、 図 8 (B) の通りとなる。図 8 (B) において、 m水平走査期間目の信号は極性 反転されず、(m+ 1 ) 水平走査期間目の信号が極性反転されている。

ここでいう「極性」とは、液晶パネル 100の画素に印加される電界の向きで あり、信号の極性を反転するとは、画素に印加される電界の向きを反転するよう に、信号位相を変化させることを意味する。

ここで、ディジタル極性反転の方法として、例えば次の 2つの方法を挙げるこ とができる。その一つは、ディジタル値の論理を反転することであり、例えば 2 ビットのデ一夕( 1, 1 ) を( 0, 0) にすることである。他の一つは、 2進数 であるディジタル値の 2の補数をとることであり、例えば 2ビットのデ一夕(1, 1 ) を(0, 1) にすることである。こうすると、図 8 (A) に示すディジタル 映像信号 D 1は、図 8 (B) に示すディジタル映像信号 D 1 ' に変換される。な お、液晶パネル 100がアクティブマトリクス型液晶パネルの場合であって、画 素スイッチが薄膜トランジスタ(TFT) で構成される場合には、対向(共通) 電極の電位を基準として、画素に印加される電圧の極性が反転される。画素スィ ツチを MI M (金属—絶縁—金属)とした場合には、増幅器 151〜156より 出力されるアナログ映像信号の振幅の中間電位を基準として、画素に印加される 電圧の極性が反転される。

図 1に示す D/A変換器 11 1は、図 8 (B) に模式的に示すディジタル映像 信号 D 1' が入力され、これをディジタル一アナログ変換して出力する。なお、 このアナログ信号 A 1は、図 8 (B) に模式的に示すディジタル信号 D 1,と同 様と考えてよい。

図 1に示す振幅調整用抵抗器 121は、例えば図 8 (B) に示す信号 A 1の振 幅 Aを調整するものである。同一のディジタル信号が各々の D/A変換器 1 11 〜1 16に入力された場合に、増幅器 151〜156に実質的に同じ振幅のアナ ログ信号 A 1〜A 6が入力されるように、各々の振幅調整用抵抗器 121〜12 6の抵抗値が調整される。なお、振幅調整用抵抗器 121〜126の抵抗値の調 整方法については後述する。

図 1に示す増幅器 151は、振幅調整されたアナログ信号 A 1がプラス端子に 入力され、バイアス信号 105がマイナス端子に入力され、式( 1) に従って増 幅された信号 V 1を出力する。この信号 VIを図 8 (C) に示す。

図 8 (C) に示すように、信号 VIは例えば、 m水平走査期間目の水平走査期 間における第 1極性での駆動時には、黒レベルが 1. 5V、白レベルが 5 Vであ り、 (m+1)水平走査期間目における第 2極性での駆動時には黒レベルが 10. 5V、 白レベルが 7Vとなる。

ここで、式(1) から明らかなように、アナログ信号 A 1に対するゲインは ( 1 +R 2/R 1 ) であり、バイァス信号 105に対するゲインは(R 2/R 1 ) である。従って、増幅器 151のゲインは、第 1の抵抗器 131の抵抗値 R 1と 第 2の抵抗値 R 2の絶対値には関係なく、抵抗比(R2/R 1) にのみ依存する ことが分かる。従って、増幅器 151〜 156にて抵抗比(R 2/R 1 ) が一定 であれば、増幅器 151〜156のゲインを一定にすることができる。

そして、本実施の形態では、増幅器 151〜156にて抵抗比(R2/R 1) が一定となるように形成し、第 1の抵抗器 131〜136及び第 2の抵抗器 14 1〜 146の抵抗値を可変とせず、固定としている。

このために、対となる第 1の抵抗器 131と第 2の抵抗器 141は、同一基板 上にて、同一の製造工程を用いて形成されている。こうすると、第 1,第 2の抵 抗器 131 , 141を構成する抵抗層は、同一材料にてほぼ同一厚さにて形成さ れ、しかもその幅及び長さはマスク精度に依存して精度高く確保できる。このた め、第 1の抵抗器 131の抵抗値(R 1) と第 2の抵抗器 141の抵抗値(R2) との抵抗比(R2/R 1) の精度が高まる。他の組の第 1の抵抗器 132〜13 6と第 2の抵抗器 142〜146も同様にして形成することで、対となる第 1, 第 2の抵抗器の抵抗比(R2/R 1) を精度高く形成できる。結果として、オペ アンプ 151〜156にそれそれ接続される各組のゲイン設定用抵抗器 161〜 166の抵抗比 (H2/R 1) を実質的に等しくできる。

ここで、第 1, 第 2の抵抗器のための製造工程は、半導体製造プロセスにて確 立されている技術を利用することができる。例えば、絶縁基板上に多結晶シリコ ン層を形成し、ィオンド一ビングして抵抗層を形成する。その後、リソグラフィ 工程を実施し、レジスト塗布、露光、現像、パターニングのためのエッチングを 施せば、抵抗比(R2/R 1) が一定の第 1, 第 2の抵抗器を製造することがで きる。また、半導体基板表面にイオンドーピングして、抵抗層を形成したり、半 導体基板上の絶縁層上に多結晶シリコンの抵抗層を形成したりすることによって も、抵抗比が一定の第 1,第 2の抵抗器を製造することができる。

(各増幅器のゲインの違いによる画質への影響についての考察)

図 8 (C) に示す例では、液晶パネル 100の各画素に電圧を印加して駆動す る際には、白表示と黒表示との印加電圧差は 3. 5Vである。階調データが一般 的な 8ビットの場合には、 256階調表示となり、 1階調毎の電位差は 3. 5 V ÷256= 14mVとなる。

ここで、人間の視覚は対数特性であるため、白領域での 1階調差の判別は困難 であるが、中間調から黒までの表示領域では 1階調差を判別できる。従って、デ イジタル階調入力値が 50%入力値(中間調表示)の時にオペアンプ 151から の出力と他との間に 14 mV以上の電位差が生ずると、縦状に間隔をおいて輝度 むらが生ずることになる。上記の場合、ディジタル階調入力値が 100 %入力値 (黒表示)の時には、オペアンプ 151からの出力は他と比べて 28 mV以上の 電位差となり、黒表示の時の輝度むらはより著しい。

ところで、 D/A変換器は一般的には ±3%程度の出力のばらつきがあり、最 大相対誤差は 6%となる。このため、 2つの D/A変換器の出力間の電位差は最 大で、 3. 5 Vx 0. 06 = 210 mVにもなつてしまう。このため、出力調整 を行わないと、輝度むらがかなり目立つことになる。

ここで、輝度むらを防止するには、 100 %入力値の時の各オペアンプ間での 出力の誤差を、(28mV/3. 5 V) x 100 = 0. 8%以内に抑えればよい ことになる。そして、各オペアンプ間の出力は上述した通り抵抗比(R 2/R 1 ) に依存するため、この各組のゲイン設定用抵抗器 161〜 166の抵抗比(R 2 /R 1 ) の誤差を 0. 8%以内に抑えればよいことになる。

本実施の形態では、上述の通り既に確立された半導体製造技術の精度に依存さ せて各組のゲイン設定用抵抗器 1 6 1〜 1 66を構成する第 1 , 第 2の抵抗器を 製造しているので、各組のゲイン設定用抵抗器 1 6 1〜 1 66の抵抗比(R 2/ R 1 ) の誤差を 0. 8%以内に抑えることが可能となる。事実、本実施の形態で は抵抗比(R 2/R 1 ) を ± 0. 0 5%とすることができた。このためオペアン プ出力間の最大相対誤差を 0. 1 %に抑えることができ、輝度むらを解消するこ とができた。

ただし、この結果を得るためには、オペアンプ 1 5 1~ 1 5 6に入力されるァ ナログ信号 A 1の電圧振幅がほぼ一定であることが必要である。このために、本 実施の形態では、振幅調整用抵抗器 1 2 1〜 1 2 6の抵抗値を製造工程にて調整 可能としている。この調整方法に関しては後述する。

(ハイプリッド I Cの説明)

図 2は、図 1に示す映像信号処理回路 1 0 2のうちの、第 1〜第 4のオペアン プ1 5 1〜 1 54と、それに接続される第 1〜第 4のゲイン設定用抵抗器 1 6 1 〜 1 64の回路図である。図 3は、図 1に示す映像信号処理回路 1 02が搭載さ れるハイプリッド I C 1 9 0の側面図である。

第 1〜第 4のゲイン設定用抵抗器 1 6 1〜 1 64は、図 3に示すように、第 1 の基板 1 7 1に先に述べたような半導体製造技術を用いて形成され、樹脂モール ドされた第 1の回路パッケージ 1 7 0内に収容されている。この第 1〜第 4のゲ イン設定用抵抗器 1 6 1〜 1 64を構成する第 1の抵抗器 1 3 1~ 1 34及び第 2の抵抗器 14 1〜 144は、第 1の回路パッケージ 1 Ί 0より露出する第 1の 端子 1 72に接続されている。

一方、第 1〜第 4のオペアンプ 1 5 1〜 1 54は、図 3に示す第 2の基板(半 導体基板) 1 8 1に半導体製造プロセスを用いて形成され、樹脂モールドされた 第 2の回路パッケージ 1 8 0内に収容されている。第 1〜第 4のオペアンプ 1 5 1〜 1 54は、第 2の回路パッケージ 1 80より露出する第 2の端子 1 82に接 続されている。

これら第 1 , 第 2の回路パッケージ 1 70, 1 80は、図 3に示すメイン基板 1 9 1に搭載されている。しかも、第 1の回路パッケージ 1 70はメイン基板 1 9 1の裏面に搭載され、第 2の回路パッケージ 1 8 0はメイン基板 1 9 1の表面 にて第 1の回路パッケージ 1 7 0と対向して搭載されている。

図 3に示すように、ハイプリヅド I C 1 9 0のメイン基板 1 9 1には裏面の配 線パターン 1 9 2と、表面の配線パターン 1 9 3と、表裏面の配線パターン 1 9 2 , 1 9 3を接続する複数のスルーホール 1 9 4が形成されている。

そして、第 1の回路パヅケージ 1 7 0の第 1の端子 1 7 1は配線パターン 1 9 2に接続され、第 2の回路パッケージ 1 8 0の第 2の端子 1 8 1は配線パターン 1 9 3に接続されている。

これにより、図 2に示すように第 1〜第 4のオペアンプ 1 5 1〜 1 5 4と第 1 〜第 4のゲイン設定用抵抗器 1 6 1〜 1 6 4とを、配線パターン 1 9 2, 1 9 3 及びスル一ホール 1 9 4を介して接続することができる。

なお、本実施の形態では、 1^ = 4組のゲィン設定用抵抗器1 6 1〜1 6 4を搭 載して第 1の回路パッケージ 1 7 0を構成しているが、第 1の回路パッケージ 1 7 0に搭載されるゲイン設定用抵抗器の数を変更しても良い。図 1に示す 6組全 てのゲイン設定用抵抗器を第 1の回路パッケージ 1 7 0に搭載することももちろ ん可能である。

図 3に示すハイプリヅド I Cには、さらに第 3の回路パッケージ 2 0 0を搭載 することもできる。この第 3の回路パッケージ 2 0 0には、第 3の基板(半導体 基板) 2 0 1に形成された例えば第 1〜第 6の D ZA変換器 1 1 1〜 1 1 6と、 それらに接続される振幅調整用抵抗器 1 2 1〜1 2 6とが収容され、第 3の端子 2 0 2を露出させた状態で樹脂モールドされている。

この他、相展開回路 1 0 3またはディジ夕ル極性反転回路 1 0 4をハイプリッ ド I C 1 9 0に内蔵させることもできる。

ここで、図 3のような構造とした場合には、従来のようにゲイン設定用抵抗器 のうちの第 2の抵抗器を可変抵抗器として基板に実装したものと比較して、各段 の小スペース化を達成できる。従って、この液晶表示装置が小型機器に内蔵され る場合に有利となる。

また、図 3の構造により、オペアンプとゲイン設定用抵抗器とを接続する配線 長は最短となる。従って、オペアンプとゲイン設定用抵抗器を結ぶ配線にノイズ が重畳する虞が低減し、 S /Nが向上する。しかも、オペアンプとゲイン設定用 抵抗器とを結ぶ配線から高周波が放射されることもなくなり、周辺回路に与える ノイズの影響も低減する。

(ハイプリッド I Cの変形例)

図 4は、図 2とは異なり、第 1の抵抗器 1 3 1〜1 3 4を第 1の回路パッケ一 ジ 1 Ί O Aに搭載し、第 2の抵抗器 1 4 1〜 1 4 4を第 2の回路パッケージ 1 7 0 Bに搭載した変形例を示している。また、オペアンプ 1 5 1〜 1 5 4は第 3の 回路パッケージ 1 8 0 Cに搭載される。

こうすると、第 1の抵抗器 1 3 1〜1 3 4は、同一の製造プロセスを経て製造 されるので、その各抵抗値は実質的に等しくなる。同様に、第 2の抵抗器 1 4 1 〜1 4 4も、同一の製造プロセスを経て製造されるので、その各抵抗値は実質的 に等しくなる。結果として、第 1の抵抗器 1 3 1〜 1 3 4の抵抗値 R 1と第 2の 抵抗器 1 4 1〜 1 4 4の抵抗値 R 2との抵抗比(R 2 / R 1 ) をほぼ一定にする ことができる。よって、オペアンプ 1 5 1〜 1 5 4のゲインをほぼ一定にできる。 なお、第 1の回路パッケージ 1 Ί 0 Aと第 2の回路パッケージ 1 7 0 Bは図 3に 図示される 1 7 0の位置に並べて実装される。

(振幅調整用抵抗器の構成及びその抵抗値の調整方法)

図 1に示す D /A変換器 1 1 1〜1 1 6は電流出力型を使用しており、振幅調 整用抵抗器 1 2 1〜1 2 6が負荷抵抗として接続されている。従って、入力デー 夕値に比例した定電流 I 1〜1 6が振幅調整用抵抗器 1 2 1〜1 2 6に流れ込み、 その抵抗値と定電流値との積に等しい出力電圧 A 1〜A 6が得られる。すなわち、 D /A変換器 1 1 1〜 1 1 6は入力ディジ夕ル信号に応じた電流を出力する定電 流源となる。

ここで、振幅調整用抵抗器 1 2 1〜1 2 6は、図 5に示す形状を備えている。 図 5は、レーザトリミングされた振幅調整用抵抗器 1 2 1を示している。この抵 抗器 1 2 1は、絶縁性基板又は半導体基板 3 0 0上に多結晶シリコンからなる抵 抗層 3 0 1が形成されて成り、その抵抗層 3 0 1の対向辺に交互に複数の切り欠 き部 3 0 2がレーザトリミングにより形成されている。振幅調整用抵抗器 1 2 1 〜1 2 6を形成する抵抗層 3 0 1のそれそれは、同一材料、同一厚さ、同一長さ 及び同一幅を持つように、半導体製造技術により形成されている。従って、振幅 調整用抵抗器 1 2 1〜 1 2 6を形成する抵抗層 3 0 1の各抵抗値は、図 5に示す 切り欠き部 3 0 2の数及び大きさによって異なり、その数または大きさが増大す るほど実質的な抵抗層の断面積が小さくなるので、抵抗値は高くなる。このため、 振幅調整用抵抗器 1 2 1 ~ 1 2 6の初期の抵抗値を、実際に必要とされる抵抗値 よりも低く設定しておけば、レーザトリミングによって所望の抵抗値を得ること ができる。

次に、図 5に示す抵抗層 3 0 1のを一ザトリミング方法について説明する。ま ず、図 1に示す第 1〜第 6の D /A変換器 1 1 1〜1 1 6の全てに、 1 0 0 %入 力値となるディジタル信号を入力させ、それぞれの振幅調整用抵抗器 1 2 1〜1 2 6を介して得られる出力電圧 A 1〜A 6をモニタする。モニタされた出力電圧 A 1 ~ A 6にばらつきがあれば、それらの間の電位差が所定の範囲におさまるよ うに、振幅調整用抵抗器 1 2 1〜1 2 6にレーザトリミングを施す。このレーザ トリミング工程はフィ一ドバック制御により自動化されており、正確かつ短時間 に調整が終了する。

ここで、既存のレーザ装置を用いてレーザトリミングした後の出力電圧のばら つきは ± 0 . 1 %程度となり、環境変動を含めたトータルのばらつきも ± 0 . 3 % (最大相対誤差で 0 . 6 % ) に止めることができる。

以上のことから、 D /A変換出力間の最大相対誤差が 0 . 6 %であり、先に説 明したオペアンプ出力間の最大相対誤差を 0 . 1 %であることから、各ライン間 の最大相対誤差は 0 . 7 %となる。従って、先に説明した目標値 0 . 8 %以内を 達成することができる。

ここで、図 3に示すように、振幅調整用抵抗器 1 2 1〜 1 2 6を第 3の回路パ ヅケージ 2 0 0内に収容しておけば、耐環境性が向上するため、オペアンプ 1 5 1〜1 5 6の出力電圧のばらつきをより低減できる効果がある。

なお、 D / A変換器として電圧出力型を使用しても上記の調整が可能であるこ とは言うまでもない。

(レーザトリミング方法の変形例)

図 6は、レーザトリミング方法の変形例を説明するためのブロック図である。 図 6は、第 1の D/A変換器 1 11に接続された振幅調整用抵抗器 121につい てのレーザトリミングが終了した後に、第 2の D/A変換器 1 12に接続された 振幅調整用抵抗器 122についてのレーザトリミングを実施している工程を示し ている。最初にレーザトリミングされた振幅調整用抵抗器 121の抵抗値は、 1 00%入力値が入力された第 1の D/A変換器 1 1 1からの出力電圧 A 1が所定 の電圧範囲に収まるように設定される。この設定は、図 6に示す電圧測定器 40 0とレーザ制御装置 402とレーザ照射器 403とを用いて行われる。

図 6に示すように、第 2の D/A変換器 1 12に接続された振幅調整用抵抗器 122のレーザトリミングの際には、電圧測定器 401により、第 1の D/A変 換器 1 1 1の出力と第 2の D/A変換器 112の出力との電位差 V=A2—A1 を測定する。このとき、第 1,第 2の D/A変換器 1 1 1, 1 12には同一値が 入力されていることはもちろんである。そして、レ一ザ制御装置 402は、その 電位差 Vが所定の許容範囲例えばほぼ零となるように、振幅調整用抵抗器 122 をレーザトリミングする。以降、他の振幅調整用抵抗器 123〜 126のレーザ トリミングを、第 3〜第 6の D/A変換器 1 13〜 1 16の各々の出力 A3〜A 6と、第 1の D/A変換器 11 1の出力 A 1との間の電位差をほぼ零とするよう に実施すればよい。

こうすると、第 1〜第 6の D/A変換器 1 1 1〜1 16及び振幅調整用抵抗 1 21〜 126の特性が温度飽和するまで待機することなく、レーザトリミングェ 程を速やかに開始できる利点がある。

すなわち、第 1〜第 6の D/A変換器 1 1 1〜1 16及び振幅調整用抵抗器 1 21〜126は温度係数を有するため、時間経過に伴い部品の発熱によって温度 上昇すると、第 1〜第 6の D/A変換器 11 1〜116の出力 A1〜A6の電圧 が温度上昇過程にて変化する。従って、前述したように、第 1〜第 6の DZA変 換器 11 1〜1 16に接続された振幅調整用抵抗器 121〜126を一つづつレ

一ザトリミングする際の各回の測定電圧に相違が生ずる。従って、この場合には 第 1〜第 6の D/A変換器 11 1〜116及び振幅調整用抵抗器 121〜126 の特性が温度飽和するまで待機する必要があった。

一方、本変形例によれば、基準となる例えば第 1の D/A変換器 111の出力 A 1と調整対象の例えば第 2の D/A変換器 112の出力 A 2を、等しい温度条 件にて同時に測定している。従って、第 1〜第 6の D/A変換器 1 11〜1 16 及び振幅調整用抵抗器 121〜126の特性が温度飽和するまで待機する必要は ない。

なお、最初に調整される D/A変換器は、第 1の D/A変換器 1 11に限らず 任意に選択でき、その後の調整順序も任意に選択できる。

(映像信号処理回路の変形例)

図 7に示す映像信号処理回路 102 Aは、図 1に示す映像信号処理回路 102 と相違して、ディジタル極性反転回路 104の代わりに、アナログ極性反転回路 106を有する。 この場合、 D/A変換器 1 11〜1 16から出力される信号 A 1 ' 〜Α6' は、極性反転前のアナログ映像信号となる。アナログ極性反転回路 106は、 アナログ映像信号 A1' 〜Α6' が入力され、所定の周期にてある基 準電位に対して極性が正負で反転されたアナログ映像信号 A 1〜A 6を出力する c このアナログ映像信号 A 1〜A6は、図 8 (C) に模式的に示すものと同じであ る。このように、本発明の映像信号処理回路は、極性反転をディジタルまたはァ ナログのいずれで行っても良い。なお、図 7に示す映像表示装置は、特に説明し ない部分の構成は、図 1に説明した映像表示装置と同一構成である。

(電子機器の説明)

上述の液晶表示装置を用いて構成される電子機器は、図 9に示す表示情報出力 源 1000、 表示情報処理回路 1002、表示駆動回路 1004、液晶パネルな どの表示パネル 1006、クロック発生回路 1008及び電源回路 1010を含 んで構成される。表示情報出力源 1000は、 ROM、 RAMなどのメモリ、テ レビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路 1008からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表 示情報処理回路 1 0 0 2は、クロック発生回路 1 0 0 8からのクロックに基づい て表示情報を処理して出力する。この表示情報処理回路 1 0 0 2は上述した映像 信号処理回路 1 0 2と同一である。この表示情報処理回路 1 0 0 2には、さらに ガンマ補正回路、クランプ回路等を含むことができる。表示駆動回路 1 0 0 4は、 走査側駆動回路及びデ一夕側駆動回路を含んで構成され、液晶パネル 1 0 0 6を 表示駆動する。電源回路 1 0 1 0は、上述の各回路に電力を供給する。

このような構成の電子機器として、図 1 0に示す液晶プロジェクタ、図 1 1に 示すマルチメディア対応のパーソナルコンピュータ(P C ) 及びエンジニアリン グ · ワークステーション(E W S ) 、図 1 2に示すページャ、あるいは携帯電話、 ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテー プレコーダ、電子手帳、電子卓上計算機、力一ナビゲ一シヨン装置、 P O S端末、 夕ツチパネルを備えた装置などを挙げることができる。

図 1 0に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用 いた投写型表示装置であり、例えばプリズム方式の光学系を用いている。図 1 0において、プロジェクタ 1 1 0 0では、白色光源のランプュニット 1 1 0 2か ら射出された投写光がライトガイド 1 1 0 4の内部で、複数のミラー 1 1 0 6お よび 2枚のダイクロイツクミラ一 1 1 0 8によって R、 G、 Bの 3原色に分けら れ、それそれの色の画像を表示する 3枚の液晶パネル 1 1 1 0 R、 1 1 1 0 Gお よび 1 1 1 0 Bに導かれる。そして、それそれの液晶パネル 1 1 1 0 R、 1 1 1 0 Gおよび 1 1 1 0 Bによって変調された光は、ダイクロイックプリズム 1 1 1 2に 3方向から入射される。ダイクロイックプリズム 1 1 1 2では、レツド Rお よびブルー Bの光が 9 0 ° 曲げられ、グリーン Gの光が直進するので各色の画像 が合成され、投写レンズ 1 1 1 4を通してスクリーンなどにカラー画像が投写さ れる。

図 1 1に示すパーソナルコンビュ一夕 1 2 0 0は、キーボード 1 2 0 2を備え た本体部 1 2 0 4と、液晶表示画面 1 2 0 6とを有する。

図 1 2に示すページャ 1 3 0 0は、金属製フレーム 1 3 0 2内に、液晶パネル 基板 1 3 0 4、ノックライト 1 3 0 6 aを備えたライトガイド 1 3 0 6、回路基 - W

20

板 1308、 第 1 , 第 2のシールド板 13 10, 13 12、 2つの弾性導電体 1 314, 13 16、及びフィルムキヤリアテープ 13 18を有する。 2つの弾性 導電体 13 14, 13 16及びフィルムキヤリアテープ 1 3 18は、液晶パネル 基板 1304と回路基板 1308とを接続するものである。

ここで、液晶パネル基板 1304は、 2枚の透明基板 1304 a, 1304 b の間に液晶を封入したもので、これにより少なくともマトリクス型の液晶表示パ ネルが構成される。一方の透明基板に、図 9に示す駆動回路 1004、あるいは これに加えて表示情報処理回路 1002を形成することができる。液晶パネル基 板 1 304に搭載されない回路は、液晶パネル基板の外付け回路とされ、図 12 の場合には回路基板 1308に搭載できる。

図 12はページャの構成を示すものであるから、液晶パネル基板 1304以外 に回路基板 1 308が必要となるが、電子機器用の一部品として液晶表示装置が 使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、 その液晶表示装置の最小単位は液晶パネル基板 1304である。あるいは、液晶 パネル基板 1304を筐体としての金属フレーム 1302に固定したものを、電 子機器用の一部品である液晶表示装置として使用することもできる。さらに、バ ヅクライト式の場合には、金属製フレーム 1302内に、液晶パネル基板 130 4と、ノックライト 1 306 aを備えたライトガイド 1306とを組み込んで、 液晶表示装置を構成することができる。これらに代えて、図 13に示すように、 液晶パネル基板 1 304を構成する 2枚の透明基板 1304 a, 1304bの一 方に、金属の導電膜が形成されたポリイミドテープ 1322に I Cチヅプ 1 32 4を実装した TCP (Tape Car r i e r P a c k a g e ) 1 320を 接続して、電子機器用の一部品である液晶表示装置として使用することもできる なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内 で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆 動に適用されるものに限らず、他の電気光学装置であるエレクトロルミネッセン ス、プラズマディスプレー装置、デジタルミラ一デバイスにも適用可能である。