Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO1999000786 - CIRCUIT DE TRAITEMENT DU SIGNAL VIDEO, AFFICHAGE VIDEO ET EQUIPEMENT ELECTRONIQUE UTILISANT TOUS DEUX LEDIT CIRCUIT, ET PROCEDE DE REGLAGE DES SORTIES DE CONVERTISSEURS NUMERIQUES-ANALOGIQUES

Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique

[ JA ]
請 求 の 範囲

1 . シリアルのディジ夕ル映像信号を N個のパラレルのディジタル映像信号 に変換するシリアル—パラレル変換器と、

前記 N個のパラレルのディジ夕ル映像信号をそれそれアナログ映像信号に変換 する N個のディジタル—アナログ変換器と、

前記 N個のディジ夕ル—アナログ変換器からの前記アナログ映像信号をそれそ れ増幅して出力する N個の増幅器と、

前記 N個の増幅器の各々に接続されて、前記 N個の増幅器の各々のゲインを設 定する N組のゲイン設定用抵抗器と、

を有し、

前記 N組のゲイン設定用抵抗器の各々は第 1 , 第 2の抵抗器を含み、前記第 1 : 第 2の抵抗器は、同一の製造工程によって第 1の基板に形成されて、前記 N組の ゲイン設定用抵抗器の各々の抵抗値を調整不要としたことを特徴とする映像信号 処理回路。

2 . 請求項 1において、

前記 N個のディジ夕ル—アナログ変換器の各々の出力線にそれそれ接続されて、 各々の前記アナログ映像信号の振幅を調整する N個の振幅調整用抵抗器をさらに 有し、

前記 N個の振幅調整用抵抗器の各々は、レーザトリミングによって抵抗値がそ れそれ調整されて、前記 N個の増幅器に入力される前記各々のアナログ映像信号 の振幅が実質的に等しくされていることを特徴とする映像信号処理回路。

3 . 請求項 1または 2において、

前記 N個の増幅器の各々からは、画素に印加される電圧の極性が所定の周期で 反転される信号が出力され、

前記シリアル—パラレル変換器と前記 N個のディジ夕ルーアナログ変換器の間

に、前記所定の周期毎に前記パラレルのディジタル映像信号をディジタル的に極 性反転するデイジ夕ル極性反転回路が設けられていることを特徴とする映像信号 処理回路。

4 . 請求項 1または 2において、

前記 N個の増幅器の各々からは、画素に印加される電圧の極性が所定の周期で 反転される信号が出力され、

前記 N個のディジ夕ル—アナログ変換器と前記 N個の増幅器との間に、前記所 定の周期毎に前記パラレルのアナログ映像信号をアナログ的に極性反転するアナ 口グ極性反転回路が設けられていることを特徴とする映像信号処理回路。

5 . 請求項 3または 4において、

前記 N個の増幅器の各々は、第 1,第 2の入力端を有するオペアンプにて構成 され、前記オペアンプの前記第 1の入力端には前記振幅調整用抵抗器にて振幅調 整された前記アナ口グ映像信号が入力され、前記オペァンプの前記第 2の入力端 には極性反転用バイアス信号が入力されることを特徴とする映像信号処理回路。

6 . 請求項 1乃至 5のいずれかにおいて、

前記第 1の基板上には、 k ( 1 < k≤N ) 組の前記ゲイン調整用抵抗器が形成 されていることを特徴とする映像信号処理回路。

7 . 請求項 6において、

前記第 1の基板及び前記 k組のゲイン調整用抵抗器を、前記 k組のゲイン調整 用抵抗器に接続される複数の端子を露出させて樹脂モールド内に収容した回路パ ッケージをさらに有することを特徴とする映像信号処理回路。

8 . シリアルのディジ夕ル映像信号を N個のパラレルのディジタル映像信号 に変換するシリアル一パラレル変換器と、

前記 N個のパラレルのディジタル映像信号をそれそれアナログ映像信号に変換 する N個のディジタルーアナログ変換器と、

前記 N個のディジ夕ルーアナログ変換器からの前記アナログ映像信号をそれそ れ増幅して出力する N個の増幅器と、

前記 N個の増幅器の各々に接続されて、前記 N個の増幅器の各々のゲインを設 定する N組のゲイン設定用抵抗器と、

前記第 1の基板及び k ( K k≤N ) 組の前記ゲイン調整用抵抗器を、前記 k 組のゲイン調整用抵抗器に接続される複数の第 1の端子を露出させて樹脂モール ド内に収容した第 1の回路パッケージと、

k個の前記増幅器を、前記 k個の増幅器に接続される複数の第 2の端子を露出 させて樹脂モールド内に収容した第 2の回路パッケージと、

前記第 1の回路パッケージと前記第 2の回路パッケージとを搭載するメイン基 板と、

を有し、

前記メイン基板は、両面に形成された配線パターンと、前記メイン基板を貫通 する複数のスルーホールとを有し、

前記メィン基板の片面に前記第 1の回路パッケージが搭載され、他の片面に前 記第 2の回路パッケージが搭載され、前記複数の第 1 , 第 2の端子は前記複数の スルーホールを介してそれそれ接続されていることを特徴とする映像信号処理回 路。

9 . 請求項 8において、

前記第 1の回路パッケージと前記第 2の回路パッケージとは、前記メイン基板 を挟んで対向する位置に搭載されていることを特徴とする映像信号処理回路。

1 0 . 請求項 8または 9において、

前記 k個のディジタル—アナログ変換器及び前記 k個の振幅調整用抵抗器を収 容した第 3の回路パッケージがさらに設けられ、

前記第 3の回路パッケージは前記メイン基板に搭載されていることを特徴とす る映像信号処理回路。

1 1 . シリアルのディジタル映像信号を N個のパラレルのディジタル映像信号 に変換するシリアル一パラレル変換器と、

前記パラレルのディジタル映像信号をそれぞれアナログ映像信号に変換する N 個のディジ夕ル—アナログ変換器と、

前記 N個のディジ夕ルーアナログ変換器からの前記アナログ映像信号をそれそ れ増幅して出力する N個の増幅器と、

前記 N個の増幅器の各々に接続されて、前記 N個の増幅器の各々のゲインを設 定する N組のゲイン設定用抵抗器と、

を有し、

前記 N組のゲイン設定用抵抗器の各々は第 1 , 第 2の抵抗器を含み、 k ( 1 < k≤N ) 個の前記第 1の抵抗器は、同一の製造工程によって第 1の基板に形成さ れ、 k個の前記第 2の抵抗器は、同一の製造工程によって第 2の基板に形成され ていることを特徴とする映像信号処理回路。

1 2 . 請求項 1 1において、

前記 N個のディジタル—アナログ変換器の各々の出力線にそれそれ接続されて、 各々の前記アナログ映像信号の振幅を調整する N個の振幅調整用抵抗器をさらに 有し、

前記 N個の振幅調整用抵抗器の各々は、レーザトリミングによって抵抗値がそ れそれ調整されて、前記 N個の増幅器に入力される前記各々のアナログ映像信号 の振幅が実質的に等しくされていることを特徴とする映像信号処理回路。

1 3 . 請求項 1乃至 1 2のいずれかに記載の映像信号処理回路と、

前記映像信号処理回路から出力されるアナログ映像信号に基づいて駆動される 電気光学装置と、

を有することを特徴とする映像表示装置。

1 4 . 請求項 1 3に記載の映像表示装置を有することを特徴とする電子機器。

1 5 . 複数のディジタル一アナログ変換器よりそれそれ出力されるアナログ映 像信号の振幅を調整する方法において、

前記複数のデイジ夕ルーアナ口グ変換器の中の任意の第 1のディジタル一アナ ログ変換器に接続された第 1の負荷抵抗をレーザトリミングする第 1工程と、 前記複数のディジタルーアナログ変換器の中の任意の第 2のディジ夕ルーアナ ログ変換器に接続された第 2の負荷抵抗をレーザトリミングする第 2工程と、 を有し、

前記第 1工程は、

前記第 1のディジタルーアナログ変換器に所定のディジタル信号を入力したと きの前記第 1のディジタル一アナログ変換器からの出力電圧が、第 1の許容範囲 となるように、前記第 1の負荷抵抗をレーザトリミングする工程を含み、 前記第 2工程は、

前記第 1,第 2のディジ夕ルーアナログ変換器に前記所定のディジタル信号を 入力したときの前記第 1,第 2のディジタル一アナログ変換器からの各出力電圧 の電位差が、第 2の許容範囲となるように、前記第 2の負荷抵抗をレーザトリミ ングする工程を含むことを特徴とするディジ夕ル—アナログ変換器の出力調整方

AMENDED CLAIMS

[received by the International Bureau on 3 November 1998 (03.11.98); original claim 2 amended; remaining claims unchanged (5 pages)]

1 . シリアルのディジ夕ル映像信号を N個のパラレルのディジタル映像信号 に変換するシリアル一パラレル変換器と、

前記 N個のパラレルのディジ夕ル映像信号をそれそれアナログ映像信号に変換 する N個のディジタルーアナログ変換器と、

前記 N個のディジ夕ルーアナログ変換器からの前記アナログ映像信号をそれそ れ増幅して出力する N個の増幅器と、

前記 N個の増幅器の各々に接続されて、前記 N個の増幅器の各々のゲインを設 定する N組のゲイン設定用抵抗器と、

を有し、

前記 N組のゲイン設定用抵抗器の各々は第 1,第 2の抵抗器を含み、前記第 1 : 第 2の抵抗器は、同一の製造工程によって第 1の基板に形成されて、前記 N組の ゲイン設定用抵抗器の各々の抵抗値を調整不要としたことを特徴とする映像信号 処理回路。

2 . (補正後)請求項 1において、

前記 N個のディジタル—アナログ変換器の各々にそれそれ接続されて、各々の 前記アナ口グ映像信号の振幅を調整する N個の振幅調整用抵抗器をさらに有し、 前記 N個の振幅調整用抵抗器の各々は、レーザトリミングによつて抵抗値がそ れそれ調整されて、前記 N個の増幅器に入力される前記各々のアナログ映像信号 の振幅が実質的に等しくされていることを特徴とする映像信号処理回路。

3 . 請求項 1または 2において、

前記 N個の増幅器の各々からは、画素に印加される電圧の極性が所定の周期で 反転される信号が出力され、

前記シリアル一パラレル変換器と前記 N個のディジタル一アナ口グ変換器の間 に、前記所定の周期毎に前記パラレルのディジタル映像信号をディジタル的に極

補正された用紙(条約第 19条)

性反転するディジタル極性反転回路が設けられていることを特徴とする映像信号 処理回路。

4 . 請求項 1または 2において、

前記 N個の増幅器の各々からは、画素に印加される電圧の極性が所定の周期で 反転される信号が出力され、

前記 N個のディジ夕ル—アナログ変換器と前記 N個の増幅器との間に、前記所 定の周期毎に前記パラレルのアナログ映像信号をアナログ的に極性反転するアナ 口グ極性反転回路が設けられていることを特徴とする映像信号処理回路。

5 . 請求項 3または 4において、

前記 N個の増幅器の各々は、第 1,第 2の入力端を有するオペアンプにて構成 され、前記オペアンプの前記第 1の入力端には前記振幅調整用抵抗器にて振幅調 整された前記アナログ映像信号が入力され、前記オペアンプの前記第 2の入力端 には極性反転用バイァス信号が入力されることを特徴とする映像信号処理回路。

6 . 請求項 1乃至 5のいずれかにおいて、

前記第 1の基板上には、 k ( 1 < k≤N ) 組の前記ゲイン調整用抵抗器が形成 されていることを特徴とする映像信号処理回路。

7 . 請求項 6において、

前記第 1の基板及び前記 k組のゲイン調整用抵抗器を、前記 k組のゲイン調整 用抵抗器に接続される複数の端子を露出させて樹脂モールド内に収容した回路パ ッケージをさらに有することを特徴とする映像信号処理回路。

8 . シリアルのディジタル映像信号を N個のパラレルのディジ夕ル映像信号 に変換するシリアル一パラレル変換器と、

前記 N個のパラレルのディジタル映像信号をそれそれアナログ映像信号に変換

補正された用紙(条約第 19条)

する Ν個のディジタル—アナログ変換器と、

前記 Ν個のディジ夕ル—アナログ変換器からの前記アナログ映像信号をそれそ れ増幅して出力する Ν個の増幅器と、

前記 Ν個の増幅器の各々に接続されて、前記 Ν個の増幅器の各々のゲインを設 定する Ν組のゲイン設定用抵抗器と、

前記第 1の基板及び k ( K k≤N ) 組の前記ゲイン調整用抵抗器を、前記 k 組のゲイン調整用抵抗器に接続される複数の第 1の端子を露出させて樹脂モール ド内に収容した第 1の回路パッケージと、

k個の前記増幅器を、前記 k個の増幅器に接続される複数の第 2の端子を露出 させて樹脂モールド内に収容した第 2の回路パッケージと、

前記第 1の回路パッケージと前記第 2の回路パッケージとを搭載するメィン基 板と、

を有し、

前記メイン基板は、両面に形成された配線パターンと、前記メイン基板を貫通 する複数のスルーホールとを有し、

前記メイン基板の片面に前記第 1の回路パッケージが搭載され、他の片面に前 記第 2の回路パッケージが搭載され、前記複数の第 1 , 第 2の端子は前記複数の スルーホールを介してそれそれ接続されていることを特徴とする映像信号処理回 路。

9 . 請求項 8において、

前記第 1の回路パッケージと前記第 2の回路パッケージとは、前記メイン基板 を挟んで対向する位置に搭載されていることを特徴とする映像信号処理回路。

1 0 . 請求項 8または 9において、

前記 k個のディジ夕ルーアナログ変換器及び前記 k個の振幅調整用抵抗器を収 容した第 3の回路パッケージがさらに設けられ、

前記第 3の回路パッケージは前記メィン基板に搭載されていることを特徴とす

補正された用紙(条約第 19条)

る映像信号処理回路。

1 1 . シリアルのディジタル映像信号を N個のパラレルのディジタル映像信号 に変換するシリアル一パラレル変換器と、

前記パラレルのディジタル映像信号をそれそれアナログ映像信号に変換する N 個のディジ夕ル—アナログ変換器と、

前記 N個のディジタル—アナログ変換器からの前記アナログ映像信号をそれそ れ増幅して出力する N個の増幅器と、

前記 N個の増幅器の各々に接続されて、前記 N個の増幅器の各々のゲインを設 定する N組のゲイン設定用抵抗器と、

を有し、

前記 N組のゲイン設定用抵抗器の各々は第 1 , 第 2の抵抗器を含み、 k ( 1 < k≤N ) 個の前記第 1の抵抗器は、同一の製造工程によって第 1の基板に形成さ れ、 k個の前記第 2の抵抗器は、同一の製造工程によって第 2の基板に形成され ていることを特徴とする映像信号処理回路。

1 2 . 請求項 1 1において、

前記 N個のディジタル—アナログ変換器の各々の出力線にそれそれ接続されて、 各々の前記アナログ映像信号の振幅を調整する N個の振幅調整用抵抗器をさらに 有し、

前記 N個の振幅調整用抵抗器の各々は、レーザトリミングによって抵抗値がそ れそれ調整されて、前記 N個の増幅器に入力される前記各々のアナログ映像信号 の振幅が実質的に等しくされていることを特徴とする映像信号処理回路。

1 3 . 請求項 1乃至 1 2のいずれかに記載の映像信号処理回路と、

前記映像信号処理回路から出力されるアナログ映像信号に基づいて駆動される 電気光学装置と、

を有することを特徴とする映像表示装置。

補正された用紙(条約第 19条)

1 4 . 請求項 1 3に記載の映像表示装置を有することを特徴とする電子機器。

1 5 . 複数のディジタル—アナログ変換器よりそれそれ出力されるアナログ映 像信号の振幅を調整する方法において、

前記複数のディジタル—アナログ変換器の中の任意の第 1のディジタル—アナ ログ変換器に接続された第 1の負荷抵抗をレーザトリミングする第 1工程と、 前記複数のデイジタルーアナ口グ変換器の中の任意の第 2のディジタル—アナ ログ変換器に接続された第 2の負荷抵抗をレーザトリミングする第 2工程と、 を有し、

前記第 1工程は、

前記第 1のディジ夕ルーアナログ変換器に所定のディジ夕ル信号を入力したと きの前記第 1のディジ夕ル—アナログ変換器からの出力電圧が、第 1の許容範囲 となるように、前記第 1の負荷抵抗をレーザトリミングする工程を含み、 前記第 2工程は、

前記第 1 , 第 2のディジ夕ル—アナログ変換器に前記所定のディジ夕ル信号を 入力したときの前記第 1,第 2のディジタル—アナログ変換器からの各出力電圧 の電位差が、第 2の許容範囲となるように、前記第 2の負荷抵抗をレーザトリミ ングする工程を含むことを特徴とするディジタル一アナログ変換器の出力調整方 法。

補正された用紙(条約第 19条)

条約第 1 9条( 1 ) に基づく説明書

請求の範囲第 2項は、アナログ映像信号の振幅を調整するための N個の振幅調 整用抵抗器は、 N個のディジ夕ル一アナログ変換器の各々にそれそれ接続される ことが必要条件であり、必ずしもその出力線に接続される必要がないことを明確 にした。

引用例は、請求の範囲第 2項に関しては、いずれも特に関連のある文献ではな く、一般的技術水準を示すものである。