WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998053497) PROCEDE D'ISOLATION DE TRANSISTOR A EFFET DE CHAMP METAL-OXYDE SEMI-CONDUCTEUR (MOS)
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/053497    N° de la demande internationale :    PCT/US1998/006444
Date de publication : 26.11.1998 Date de dépôt international : 02.04.1998
Demande présentée en vertu du Chapitre 2 :    18.12.1998    
CIB :
H01L 21/762 (2006.01), H01L 29/06 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place, Mail Stop 68, P.O. Box 3453, Sunnyvale, CA 94088-3453 (US)
Inventeurs : LIU, Yowjuang, W.; (US).
MEHTA, Sunil, D.; (US)
Mandataire : RODDY, Richard, J.; One AMD Place, Mail Stop 68, P.O. Box 3453, Sunnyvale, CA 94088-3453 (US).
PICKER, Madeline, M.; Brookes and Martin, "Association No. 14", High Holborn House, 52/54 High Holborn, London WC1V 6SE (GB)
Données relatives à la priorité :
08/861,553 22.05.1997 US
Titre (EN) METHOD FOR MOS TRANSISTOR ISOLATION
(FR) PROCEDE D'ISOLATION DE TRANSISTOR A EFFET DE CHAMP METAL-OXYDE SEMI-CONDUCTEUR (MOS)
Abrégé : front page image
(EN)A method of fabricating integrated circuit including field effect transistors (FETs) having source and drain regions and a gate and with LOCOS isolation by selectively forming, after the FETs are fabricated, trench openings in the source or drain regions or in the LOCOS isolation to maximize the isolation in selected areas while reducing the amount of silicon used by the isolation.
(FR)L'invention a trait à un procédé de fabrication de circuits intégrés comportant des transistors à effet de champ (TEC) pourvus de régions source et de drain ainsi que d'une grille et d'une isolation par procédé LOCOS. Le procédé consiste à former, de manière sélective, une fois les transistors TEC mis au point, des ouvertures de tranchée dans les régions source ou de drain ou dans l'isolation LOCOS afin de porter à son maximum l'isolation des zones choisies tout en réduisant les quantités de silicium utilisées par l'isolation.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)