WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998053401) CIRCUITS REDONDANTS POUR DISPOSITIFS A LOGIQUE PROGRAMMABLE A CIRCUITS D'ENTREE ENTRELACES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/053401    N° de la demande internationale :    PCT/US1998/010301
Date de publication : 26.11.1998 Date de dépôt international : 20.05.1998
Demande présentée en vertu du Chapitre 2 :    30.11.1998    
CIB :
G06F 11/20 (2006.01)
Déposants : ALTERA CORPORATION [US/US]; 101 Innovation Drive, San Jose, CA 95134 (US)
Inventeurs : JEFFERSON, David, E.; (US).
REDDY, Srinivas, T.; (US)
Mandataire : JACKSON, Robert, R.; Fish & Neave, 1251 Avenue of the Americas, New York, NY 10020 (US).
WITHERS & ROGERS; Whitehall Chambers, 23 Colmore Row, Birmingham B3 2BL (GB)
Données relatives à la priorité :
60/047,610 23.05.1997 US
Titre (EN) REDUNDANCY CIRCUITRY FOR PROGRAMMABLE LOGIC DEVICES WITH INTERLEAVED INPUT CIRCUITS
(FR) CIRCUITS REDONDANTS POUR DISPOSITIFS A LOGIQUE PROGRAMMABLE A CIRCUITS D'ENTREE ENTRELACES
Abrégé : front page image
(EN)Redundant circuitry is provided for a programmable logic device (10) that uses an interleaved input multiplexer circuit arrangement (18, 18a). The programmable logic device (10) has at least one row of logic regions (12a, 12b, 12c) and has multiple columns, each of which contains one of the interleaved input multiplexers (18, 18a) and one of the logic regions (12a, 12b, 12c). A set of conductors (20) associated with the row of logic regions is used to convey signals between the logic regions. Each interleaved logic region distributes logic signals from the conductors (20) in the row to two adjacent logic regions. Bypass circuitry (22a, 22b, 22c) is provided in each column for bypassing the interleaved input multiplexer and logic region in that column. If a defect is detected in a column during testing of the device, the manufacturer can repair the device using the bypass circuitry (22a, 22b, 22c) to bypass that column. Spare logic is provided to replace the circuitry lost when a defective column is bypassed.
(FR)Un dispositif (10) à logique programmable est muni de circuits redondants utilisant un circuit multiplexeur (18, 18a) à entrées entrelacées. Ce dispositif (10) possède au moins une rangée de zones logiques (12a, 12b, 12c) et de multiples colonnes dont chacune comporte l'un des multiplexeurs (18, 18a) entrelacés d'entrée, et l'une des zones logiques. Un ensemble de conducteurs (20) associé à la rangée de zones logiques (12a, 12b, 12c) sert à transmettre les signaux entre les zones logiques. Chacune des zones logiques entrelacées distribue les signaux logiques des conducteurs (20) de la rangée à deux zones logiques voisines. Des circuits de dérivation (22a, 22b, 22c) sont prévus dans chacune des colonnes en vue de contourner les multiplexeurs d'entrée entrelacés et la zone logique de cette colonne. S'il décèle un défaut dans une colonne lors d'un contrôle du dispositif, le fabricant peut réparer le dispositif en utilisant les circuits de dérivation (22a, 22b, 22c) pour contourner la colonne. On dispose de logiques de rechange pour remplacer les circuits perdus du fait du contournement de la colonne défectueuse.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)