WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998052278) CIRCUIT DE POLARISATION MOS AMPLIFIE, CONÇU POUR EMPECHER LE VERROUILLAGE A L'ETAT PASSANT
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/052278    N° de la demande internationale :    PCT/IB1998/000405
Date de publication : 19.11.1998 Date de dépôt international : 19.03.1998
CIB :
G05F 3/24 (2006.01), H03F 1/32 (2006.01), H03F 3/45 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS NORDEN AB [SE/SE]; Kottbygatan 7, Kista, S-164 85 Stockholm (SE) (SE only)
Inventeurs : WOMACK, Richard; (NL)
Mandataire : KOPPEN, Jan; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Données relatives à la priorité :
08/854,711 12.05.1997 US
Titre (EN) AN AMPLIFIED MOS BIASING CIRCUIT FOR AVOIDING LATCH-UP
(FR) CIRCUIT DE POLARISATION MOS AMPLIFIE, CONÇU POUR EMPECHER LE VERROUILLAGE A L'ETAT PASSANT
Abrégé : front page image
(EN)An amplified MOS biasing apparatus and method for avoiding latch-up within an integrated circuit. An amplifier (302) receives a plurality of voltages and multiplies the voltages by a gain so as to generate a plurality of amplified voltages. A comparator (304) compares the plurality of voltages and generates signals indicating which is greatest and which is smallest. A switch (306) connects the greatest of the voltages to N-wells in PMOS transistors and connects the smallest of the voltages to P-wells in NMOS transistors to discourage parasitic diodes, within the PMOS and NMOS transistors, from conducting excessive amounts of current.
(FR)L'invention concerne un appareil de polarisation MOS amplifié et un procédé pour empêcher le verrouillage à l'état passant dans un circuit intégré. Un amplificateur (302) reçoit plusieurs tensions et les multiplie par un gain de sorte que plusieurs tensions amplifiées soient générées. Un comparateur (304) compare les tensions et génère des signaux indiquant la tension la plus haute et la plus faible. Un commutateur (306) connecte les tensions les plus hautes à des puits de type N dans les transistors PMOS et connecte les tensions les plus basses à des puits de type P dans des transistors NMOS pour empêcher les diodes parasites, au sein des transistors PMOS et NMOS, de conduire des quantités excessives de courant.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)