WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998052211) CONFIGURATION DE CIRCUIT CMOS INTEGRE ET MODE DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/052211    N° de la demande internationale :    PCT/DE1998/001154
Date de publication : 19.11.1998 Date de dépôt international : 24.04.1998
Demande présentée en vertu du Chapitre 2 :    30.11.1998    
CIB :
H01L 27/092 (2006.01)
Déposants : SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, JP, KR, LU, MC, NL, PT, SE only).
KRAUTSCHNEIDER, Wolfgang [DE/DE]; (DE) (US Seulement).
HOFMANN, Franz [DE/DE]; (DE) (US Seulement).
RISCH, Lothar [DE/DE]; (DE) (US Seulement)
Inventeurs : KRAUTSCHNEIDER, Wolfgang; (DE).
HOFMANN, Franz; (DE).
RISCH, Lothar; (DE)
Données relatives à la priorité :
197 20 463.5 15.05.1997 DE
Titre (DE) INTEGRIERTE CMOS-SCHALTUNGSANORDNUNG UND VERFAHREN ZU DEREN HERSTELLUNG
(EN) INTEGRATED CMOS CIRCUIT CONFIGURATION, AND PRODUCTION OF SAME
(FR) CONFIGURATION DE CIRCUIT CMOS INTEGRE ET MODE DE FABRICATION
Abrégé : front page image
(DE)Eine integrierte CMOS-Schaltungsanordnung weist einen ersten MOS-Transistor und einen zweiten dazu komplementären MOS-Transistor auf, wobei einer der MOS-Transistoren am Boden eines Grabens und der andere an der Hauptfläche eines Halbleitersubstrats angeordnet ist. Die MOS-Transistoren sind zueinander so angeordnet, daß ein Stromfluß durch die MOS-Transistoren jeweils im wesentlichen parallel zu einer Seitenwand des Grabens erfolgt, die zwischen den MOS-Transistoren angeordnet ist.
(EN)The present invention pertains to a CMOS circuit configuration comprising a first MOS transistor and a second MOS transistor complementary to the first one, one MOS transistor being placed at the bottom of a low and the other on the main surface of a semiconductor substrate. The MOS transistors are arranged relative to each other in such a way that a current flow passes through the MOS transistors in a direction substantially parallel to a sidewall of the low, said sidewall being located between the MOS transistors.
(FR)Une configuration de circuit CMOS présente une premier transistor MOS et un second transistor MOS complémentaire du premier, l'un des transistors MOS étant placé au fond d'une dépression et l'autre sur la surface principale d'un substrat de semiconducteur. Les transistors MOS sont disposés l'un par rapport à l'autre de telle manière qu'un flux de courant passe par les transistors MOS dans un sens sensiblement parallèle à une paroi latérale de la dépression, qui se trouve entre les transistors MOS.
États désignés : JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)