WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998042015) PROCEDE DE PRODUCTION D'UN TRANSISTOR MOS VERTICAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/042015    N° de la demande internationale :    PCT/EP1998/001405
Date de publication : 24.09.1998 Date de dépôt international : 11.03.1998
Demande présentée en vertu du Chapitre 2 :    06.10.1998    
CIB :
H01L 21/336 (2006.01), H01L 29/78 (2006.01)
Déposants : SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (Tous Sauf US).
FORSCHUNGSZENTRUM JÜLICH GMBH [DE/DE]; Wilhelm-Johnen-Strasse, D-52428 Jülich (DE) (Tous Sauf US).
RUHR-UNIVERSITÄT BOCHUM [DE/DE]; Universitätsstrasse 150, D-44801 Bochum (DE) (Tous Sauf US).
AEUGLE, Thomas [DE/DE]; (DE) (US Seulement).
RÖSNER, Wolfgang [DE/DE]; (DE) (US Seulement).
VESCAN, Lili [DE/DE]; (DE) (US Seulement).
BEHAMMER, Dag [DE/DE]; (DE) (US Seulement)
Inventeurs : AEUGLE, Thomas; (DE).
RÖSNER, Wolfgang; (DE).
VESCAN, Lili; (DE).
BEHAMMER, Dag; (DE)
Mandataire : EPPING, Wilhelm; Postfach 22 13 17, D-80503 München (DE)
Données relatives à la priorité :
197 11 481.4 19.03.1997 DE
Titre (DE) VERFAHREN ZUR HERSTELLUNG EINES VERTIKALEN MOS-TRANSISTORS
(EN) METHOD OF PRODUCING A VERTICAL MOS TRANSISTOR
(FR) PROCEDE DE PRODUCTION D'UN TRANSISTOR MOS VERTICAL
Abrégé : front page image
(DE)Zur Herstellung eines vertikalen MOS-Transistors wird auf einem Halbleitersubstrat eine Maske (13) mit einer Öffnung gebildet. In der Öffnung wird durch selektive Epitaxie eine Schichtenfolge (14) aufgewachsen, die ein unteres Source-/Draingebiet (141), ein Kanalgebiet (142) und ein oberes Source-/Draingebiet (143) aufweist. Dabei werden am Rand Facetten gebildet, so daß die Schichtdicken am Rand geringer sind als in der Mitte. Gatedielektrikum (16) und Gateelektrode werden am Rand der Schichtenfolge gebildet.
(EN)In order to produce a vertical MOS transistor, a mask (13) with an opening is formed on a semiconductor substrate. Grown in the opening by selective epitaxy is a layer sequence (14) comprising a lower source/drain region (141), a channel region (142) and an upper source/drain region (143). Facets are formed at the edge such that the layers are thinner at the edge than in the centre. A gate dielectric (16) and gate electrode are formed at the edge of the layer sequence.
(FR)L'invention concerne un procédé de production d'un transistor MOS vertical dans lequel un masque (13) avec une ouverture est formé sur un substrat de semi-conducteur. Dans l'ouverture, on dépose par épitaxie sélective une succession de couches (14) présentant une région drain/source inférieure (141), une région canal (142) et une région drain/source supérieure (143). Des facettes sont formées sur le bord afin que les couches soient moins épaisses au bord qu'au milieu. Un diélectrique de grille (16) et une électrode de grille sont réalisés au bord de la succession de couches.
États désignés : CN, JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)