WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998041987) DISPOSITIF ET PROCEDE DE PRODUCTION D'UN SIGNAL NUMERIQUE A L'AIDE D'UNE MEMOIRE A LARGEUR DE BUS VARIABLE ET DISPOSITIF ET PROCEDE D'ENREGISTREMENT DU SIGNAL NUMERIQUE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/041987    N° de la demande internationale :    PCT/JP1997/000910
Date de publication : 24.09.1998 Date de dépôt international : 19.03.1997
Demande présentée en vertu du Chapitre 2 :    23.05.1997    
CIB :
G11B 20/10 (2006.01), G11B 20/18 (2006.01), G11C 7/10 (2006.01)
Déposants : HITACHI, LTD. [JP/JP]; 6, Kanda Surugadai 4-chome, Chiyoda-ku, Tokyo 101 (JP) (Tous Sauf US).
HIRAYAMA, Hiroshi [JP/JP]; (JP) (US Seulement).
TAKEUCHI, Toshifumi [JP/JP]; (JP) (US Seulement).
NAGAI, Yutaka [JP/JP]; (JP) (US Seulement).
KAWAMAE, Osamu [JP/JP]; (JP) (US Seulement).
HOSHIZAWA, Taku [JP/JP]; (JP) (US Seulement).
AKAHOSHI, Kenji [JP/JP]; (JP) (US Seulement)
Inventeurs : HIRAYAMA, Hiroshi; (JP).
TAKEUCHI, Toshifumi; (JP).
NAGAI, Yutaka; (JP).
KAWAMAE, Osamu; (JP).
HOSHIZAWA, Taku; (JP).
AKAHOSHI, Kenji; (JP)
Mandataire : OGAWA, Katsuo; Hitachi, Ltd., 5-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 100 (JP)
Données relatives à la priorité :
Titre (EN) DEVICE AND METHOD FOR REPRODUCING DIGITAL SIGNAL USING VARIABLE BUS-WIDTH MEMORY AND DEVICE AND METHOD FOR RECORDING DIGITAL SIGNAL
(FR) DISPOSITIF ET PROCEDE DE PRODUCTION D'UN SIGNAL NUMERIQUE A L'AIDE D'UNE MEMOIRE A LARGEUR DE BUS VARIABLE ET DISPOSITIF ET PROCEDE D'ENREGISTREMENT DU SIGNAL NUMERIQUE
Abrégé : front page image
(EN)Digital data are stored in a memory means in prescribed arranging order and, when a data arrangement to be corrected for an error contained in the arrangement or a data arrangement to be produced is read out, the control of the access to the memory means is made easier, the number of accesses to the memory means is reduced and a data transfer speed is increased to thereby reduce the power consumption when using a semiconductor chip containing the memory means. The memory means which can switch the access bit width between (n) bits and (n x m) bits (n and m: natural numbers), a bus width switching means which can switch the memory access bit width between the (n) and (n x m) bits, and a control means which controls the access are provided. Since the control means controls the access so that the bus width can be switched to the (n x m) bit width at the time of reading out the data arrangement to be reproduced from the memory means, the number of accesses is reduced and the transferring speed of reproduced data is improved. When the memory means which can be changed in access bit width, a means required for the execution of processing, etc., are provided on the same semiconductor chip, the memory means is customized so that the access bit width can be variably set in accordance with each required means.
(FR)La présente invention concerne des données numériques stockées dans un dispositif de mémoire, selon un arrangement de données prescrit. Lorsqu'on lit une donnée à corriger à cause d'une erreur contenue dans ledit arrangement ou un arrangement de données à reproduire, la commande d'accès au dispositif de mémoire est rendue plus facile, le nombre d'accès au dispositif de mémoire est réduit et une vitesse de transfert de données est accrue réduisant ainsi la consommation de puissance lorsqu'on utilise une puce de semi-conducteur contenant le dispositif de mémoire. La présente invention concerne également le dispositif de mémoire qui peut commuter la largeur de bit d'accès entre (n) bits et (n x m) bits (n et m étant des nombres naturels), un dispositif de commutation en largeur de bus qui peut commuter la largeur de bit d'accès mémoire entre (n) bits et (n x m) bits et un dispositif de gestion qui gère l'accès. Etant donné que le dispositif de commande gère l'accès de sorte que la largeur de bande de bus peut être commutée en largeur de bande de (n x m) bits au moment de la lecture des données à reproduire dans le dispositif de mémoire, on réduit le nombre d'accès et on améliore la vitesse de transfert des données reproduites. Lorsque le dispositif de mémoire peut être changé en largeur de bit d'accès, on fournnit un dispositif nécessaire à l'exécution du traitement sur la même puce de semi-conducteur, le dispositif de mémoire étant adapté de sorte que la largeur de bande de bit d'accès puisse être réglée en fonction de chaque dispositif nécessaire.
États désignés : CN, JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)