WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998040833) ANALYSE DE VERIFICATION FORMELLE AUTOMATIQUE DE CIRCUITS MATERIELS COMPLEXES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/040833    N° de la demande internationale :    PCT/GB1997/000665
Date de publication : 17.09.1998 Date de dépôt international : 11.03.1997
Demande présentée en vertu du Chapitre 2 :    30.09.1998    
CIB :
G06F 17/50 (2006.01)
Déposants : ADVANCED BYTES & RIGHTS LIMITED [GB/GB]; 200 West End Lane, London NW6 1SG (GB) (Tous Sauf US).
DALLARA, Giovanni [IT/GB]; (GB) (US Seulement)
Inventeurs : DALLARA, Giovanni; (GB)
Mandataire : NEWSTEAD, Michael, John; Page Hargrave, Southgate, Whitefriars, Lewins Mead, Bristol BS1 2NT (GB)
Données relatives à la priorité :
Titre (EN) AUTOMATED FORMAL VERIFICATION ANALYSIS OF COMPLEX HARDWARE CIRCUITS
(FR) ANALYSE DE VERIFICATION FORMELLE AUTOMATIQUE DE CIRCUITS MATERIELS COMPLEXES
Abrégé : front page image
(EN)The present invention consists in a technique, called Logic Compiler Technology, for performing an efficient fully automated formal verification analysis of complex hardware circuit descriptions. By using the Logic Compiler Technology, a formal verification tool can be implemented with the ability to support higher order logic for describing functional specifications and structural implementations of hardware circuits, and to perform an efficient fully automated validation of the circuit descriptions. The Logic Compiler Technology consists in a compilation technique embodied by a compiler (2) which translates the source description of a hardware circuit (1) into a semantically equivalent target description of it (3). The source description is expressed by using a special kind of higher-order logic, while the target description is expressed by using a special kind of many-sorted first-order logic. The target description can be elaborated by an efficient fully automated theorem prover (5), able to perform the hardware verification (6).
(FR)La présente invention porte sur une technique appelée 'Logic Compiler Technology' et destinée à effectuer une analyse de vérification formelle totalement automatique de descriptions de circuits matériels complexes. A l'aide de cette technique, il est possible de mettre en oeuvre un outil de vérification formelle admettant une logique d'ordre supérieure de description des spécifications fonctionnelles et des mises en oeuvre structurelles de circuits matériels et d'effectuer une validation totalement automatique des descriptions des circuits. La 'Logic Compiler Technology' est une technique de compilation réalisée par un compilateur (2) qui traduit la description origine du circuit matériel (1) en une description objet à équivalence sémantique (3). La description origine s'exprime au moyen d'un type spécial de logique du premier ordre alors que la description objet s'exprime au moyen d'un type spécial de logique du premier ordre à prédicats de plusieurs sortes. La description objet peut être analysée par un démonstrateur de théorème totalement automatique, capable de réaliser la vérification matérielle (6).
États désignés : JP, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)