WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998039841) COMMUTATEUR A TRANSISTORS BIDIRECTIONNEL INTEGRE POUR TENSIONS DE SIGNAL ELEVE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/039841    N° de la demande internationale :    PCT/IB1998/000222
Date de publication : 11.09.1998 Date de dépôt international : 23.02.1998
CIB :
H03K 17/68 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS AB [SE/SE]; Kottbygatan 7, Kista, S-164 85 Stockholm (SE) (SE only)
Inventeurs : SNEEP, Jacobus, Govert; (NL)
Mandataire : HESSELMANN, Gerardus, J., M.; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Données relatives à la priorité :
97200637.3 04.03.1997 EP
Titre (EN) INTEGRATED BIDIRECTIONAL TRANSISTOR SWITCH FOR LARGE SIGNAL VOLTAGES
(FR) COMMUTATEUR A TRANSISTORS BIDIRECTIONNEL INTEGRE POUR TENSIONS DE SIGNAL ELEVE
Abrégé : front page image
(EN)A bidirectional transistor switch for large signal voltages comprises a first (T1) and a second (T2) transistor arranged in series, which are supplied with base current under command of a control signal in order to short-circuit a signal terminal (ST) to a reference terminal (RT) which is connected to the substrate of the circuit. When the transistor switch is open large negative voltage excursions of the signal (U) on the signal terminal (ST) will fire a thyristor formed by the first transistor (T1) and a parasitic transistor (TP) and thus cause an undesired short-circuit between the signal terminal and the reference terminal (RT). This is prevented in that under these conditions the node (N) between the two transistors is short-circuited to the reference terminal (RT), as a result of which the loop gain in the thyristor becomes so small that this thyristor is no longer fired. The node (N) is short-circuited with the second transistor (T2) or a separate MOS transistor, which is controlled by a comparator (A1), which compares the signal (U) with a threshold value (UR1).
(FR)Un commutateur à transistor bidirectionnel destiné à des tensions de signal élevé comprend un premier transistor (T1) et un second transistor (T2) agencés en série, lesquels reçoivent un courant de base sous la commande d'un signal de commande afin de court-circuiter une borne de signal (ST) sur une borne de référence (RT) connectée au substrat du circuit. Lorsque le commutateur à transistor est ouvert, des excursions en tension négative élevées du signal (U) sur la borne de signal (ST) amorcent un thyristor formé par le premier transistor (T1) et un transistor parasite (TP), et par conséquent provoquent un court-circuit indésirable entre la borne de signal et la borne de référence (RT). Cela est empêché du fait que dans ces conditions, le noeud (N) entre les deux transistors est court-circuité à la borne de référence (RT), de manière que le gain de boucle de réaction dans le thyristor devient si petit que ce thyristor n'est plus excité. Le noeud (N) est court-circuité avec le second transistor (T2) ou un transistor MOS séparé, lequel est commandé par un comparateur (A1) qui compare le signal (U) avec une valeur de seuil (UR1).
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)