WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998039777) AUTO-TEST POUR MEMOIRES A CIRCUITS INTEGRES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/039777    N° de la demande internationale :    PCT/IB1998/000217
Date de publication : 11.09.1998 Date de dépôt international : 23.02.1998
CIB :
G11C 29/10 (2006.01), G11C 29/36 (2006.01)
Déposants : KONINKLIJKE PHILIPS ELECTRONICS N.V. [NL/NL]; Groenewoudseweg 1, NL-5621 BA Eindhoven (NL).
PHILIPS AB [SE/SE]; Kottbygatan 7, Kista, S-164 85 Stockholm (SE) (SE only)
Inventeurs : LOUSBERG, Guillaume, Elisabeth, Andreas; (NL).
VERSTRAELEN, Martinus, Johannes, Wilhelmina; (NL)
Mandataire : KOPPEN, Jan; Internationaal Octrooibureau B.V., P.O. Box 220, NL-5600 AE Eindhoven (NL)
Données relatives à la priorité :
97200636.5 04.03.1997 EP
Titre (EN) SELF-TEST FOR INTEGRATED MEMORIES
(FR) AUTO-TEST POUR MEMOIRES A CIRCUITS INTEGRES
Abrégé : front page image
(EN)The invention relates to an integrated circuit comprising a read/write memory and a test circuit for testing said memory. The test circuit includes a test controller for successively writing, on series of memory locations, a test data word and reading out a response data word, said test data word in a first phase corresponding to a data background and in a second phase to an inverse of said data background. The test circuit further includes test logic for bit-wise checking whether the contents of the response data word is correct. The invention is characterized in that the test logic intrinsically comprises patterns of the data background and of the inverse of the data background, and said test logic is embodied so as to simultaneously use both patterns to check the response data word.
(FR)L'invention a trait à un circuit intégré comprenant une mémoire de lecture-écriture et un circuit d'auto-test pour tester ladite mémoire. Le circuit d'auto-test inclut un dispositif de contrôle qui, successivement, écrit sur des séries d'emplacement de mémoire un mot de données d'essai et sort un mot de données de réponse. Ledit mot de données d'essai correspond, dans une première phase, à un arrière-plan de données et, dans une deuxième phase, à une inverse dudit arrière-plan de données. Le circuit d'auto-test inclut en outre une logique de test de vérification binaire qui permet de savoir si le contenu du mot de données de réponse est exact. L'invention se caractérise par le fait que la logique de test comprend implicitement des schémas de l'arrière-plan de données et des schémas de l'inverse de l'arrière-plan de données, et qu'elle est configurée de telle sorte qu'elle met en oeuvre simultanément les deux schémas pour vérifier le mot de données de réponse.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)