WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998038646) GRILLE DE CHUTE NMOS A TENSION ELEVEE POUR MEMOIRE FLASH A GENERATEUR DE TENSION ELEVEE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/038646    N° de la demande internationale :    PCT/US1998/002330
Date de publication : 03.09.1998 Date de dépôt international : 05.02.1998
Demande présentée en vertu du Chapitre 2 :    12.06.1998    
CIB :
G11C 8/08 (2006.01), G11C 16/12 (2006.01)
Déposants : ADVANCED MICRO DEVICES, INC. [US/US]; One AMD Place, Mail Stop 68, Sunnyvale, CA 94088-3453 (US).
FUJITSU LIMITED [JP/JP]; 1-1, Kamidodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 211-88 (JP)
Inventeurs : LE, Binh, Quang; (US).
CHEN, Pau-Ling; (US).
HOLLMER, Shane; (US).
KAWAMURA, Shoichi; (US).
CHUNG, Michael, Shingche; (US).
LEUNG, Vincent, C.; (US).
YANO, Masaru; (US)
Mandataire : PITRUZZELLA, Vincenzo, D.; Advanced Micro Devices, Inc., One AMD Place, Mail Stop 68, Sunnyvale, CA 94088-3453 (US).
BROOKES & MARTIN; "Association No. 14", High Holborn House, 52/54 High Holborn, London WC1V 6SE (GB)
Données relatives à la priorité :
08/808,237 28.02.1997 US
08/944,904 06.10.1997 US
Titre (EN) HIGH VOLTAGE NMOS PASS GATE FOR FLASH MEMORY WITH HIGH VOLTAGE GENERATOR
(FR) GRILLE DE CHUTE NMOS A TENSION ELEVEE POUR MEMOIRE FLASH A GENERATEUR DE TENSION ELEVEE
Abrégé : front page image
(EN)Two NMOS boost transistors (M1, M2) have their sources connected to the high voltage input (Vpp) while their drains and gates are cross-connected. Two coupling capacitors (C1, C2) connect two alternate phase clocks (CLK, CLK) to the gates of the two cross-connected boost transistors. An NMOS pass transistor (M5) has its gate connected to the drain of one of the NMOS boost transistors (M2), its source connected to the high voltage input, and its drain connected to the output (OUT). In an embodiment, two diode-connected regulation transistors (M3, M4) connect the gates of the boost transistors to the high voltage input. These connections insure that the gates of the boost transistors and the gate of the pass transistor never reach voltages higher than one threshold voltage above the high voltage input. In another embodiment, two discharge transistors (M6, M7) have their drains connected to a decode input (DECODE), their sources connected to the gates of the boost transistors (M1, M2), and their gates connected to the positive power supply. By setting the decode input at zero volts, the voltages at the gates of the boost transistors and of the pass transistor are held at zero volts, thus disabling them. In the preferred embodiment, both the regulation transistors and the discharge transistors are included in the high voltage pass gate.
(FR)Les sources de deux transistors élévateurs NMOS (M1, M2) sont reliées à une alimentation Vpp à tension élevée et leurs drains et sources sont interconnectés. Deux condensateurs de couplage (C1, C2) relient deux horloges CLK en opposition de phase (CLK, CLK) aux grilles des deux transistors élévateurs interconnectés. La grille d'un transistor (M5) de chute NMOS est reliée au drain de l'un des transistors élévateurs NMOS (M2) tandis que sa source l'est à l'alimentation à tension élevée, et son drain, à la sortie (OUT). Dans l'une des réalisations, deux transistors de régulation (M3, M4) connectés à des diodes relient les grilles des transistors élévateurs à l'alimentation à tension élevée. Ces connexions garantissent que les grilles des transistors élévateurs et celles des transistors de chute n'atteignent jamais des tensions supérieures à une tension seuil dépassant celle de l'alimentation à tension élevée. Dans une autre réalisation, les drains de deux transistors de décharge (M6, M7) sont reliés à une entrée de décodage (DECODE), tandis que leur source l'est aux grilles des transistors élévateurs (M1, M2), et que leur grille l'est à l'alimentation positive. En plaçant l'entrée de décodage sous une tension nulle, on maintient à un potentiel nul les grilles des transistors élévateurs et des transistors de chute ce qui les désactive. Dans la réalisation préférée, les transistors de régulation de même que les transistors de décharge sont compris dans la grille passante à tension élevée.
États désignés : JP, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)