WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998027586) MODE DE FABRICATION D'UNE CONFIGURATION DE CELLULES DE MEMOIRE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/027586    N° de la demande internationale :    PCT/DE1997/002549
Date de publication : 25.06.1998 Date de dépôt international : 04.11.1997
Demande présentée en vertu du Chapitre 2 :    20.04.1998    
CIB :
H01L 27/112 (2006.01)
Déposants : SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE) (Tous Sauf US).
HOFMANN, Franz [DE/DE]; (DE) (US Seulement).
WILLER, Josef [DE/DE]; (DE) (US Seulement).
REISINGER, Hans [DE/DE]; (DE) (US Seulement).
KRAUTSCHNEIDER, Wolfgang [DE/DE]; (DE) (US Seulement).
VON BASSE, Paul-Werner [DE/DE]; (DE) (US Seulement)
Inventeurs : HOFMANN, Franz; (DE).
WILLER, Josef; (DE).
REISINGER, Hans; (DE).
KRAUTSCHNEIDER, Wolfgang; (DE).
VON BASSE, Paul-Werner; (DE)
Données relatives à la priorité :
196 53 107.1 19.12.1996 DE
Titre (DE) VERFAHREN ZUR HERSTELLUNG EINER SPEICHERZELLENANORDNUNG
(EN) METHOD FOR MANUFACTURING A MEMORY CELL CONFIGURATION
(FR) MODE DE FABRICATION D'UNE CONFIGURATION DE CELLULES DE MEMOIRE
Abrégé : front page image
(DE)Zur Herstellung einer Speicherzellenanordnung mit ersten Speicherzellen, die einen vertikalen MOS-Transistor aufweisen, und mit zweiten Speicherzellen, die keinen MOS-transistor aufweisen, wobei die Speicherzellen entlang gegenüberliegenden Flanken von streifenförmigen Gräben angeordnet sind, werden entlang der Gräben (5) benachbarte Speicherzellen nacheinander hergestellt. Der Abstand benachbarter Speicherzellen wird insbesondere durch eine Spacertechnik bestimmt. Dadurch ist ein Platzbedarf pro Speicherzelle von 1F?2¿ realisierbar, wobei F die minimale Strukturgröße der jeweiligen Technologie ist.
(EN)In order to manufacture a memory cell configuration comprising a first series of memory cells including a vertical MOS transistor and a second series of memory cells without MOS transistor, the memory cells being arranged along the opposing flanks of strip-shaped pits, tiled memory cells are built one after the other along said pits (5). The spacing between the memory cells is determined according to a spacer technology enabling to meet the space need per memory cell, i.e. 1F?2¿, where F represents the minimum structural quantity specific to said technology.
(FR)Pour fabriquer une configuration de cellules de mémoire comportant une première série de cellules mémoire présentant un transistor MOS vertical et une seconde série de cellules de mémoire sans transistor MOS, les cellules de mémoire étant disposées le long des flancs opposés de fosses en forme de bandes, des cellules de mémoire juxtaposées sont fabriquées les unes après les autres le long desdites fosses (5). L'espacement entre les cellules de mémoire est notamment déterminé par une technologie d'espaceurs qui permet de répondre au besoin d'espace par cellule de mémoire, à savoir 1F?2¿, F représentant la grandeur structurelle minimale propre à cette technologie.
États désignés : JP, KR, US.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)