WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998027485) PROCEDE ET APPAREIL DE PROTECTION DE DISPOSITIFS A TOPOGRAPHIE MEMOIRE CONTRE LES EFFETS SECONDAIRES D'INSTRUCTIONS SPECULATIVES
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/027485    N° de la demande internationale :    PCT/US1997/022643
Date de publication : 25.06.1998 Date de dépôt international : 12.12.1997
Demande présentée en vertu du Chapitre 2 :    16.07.1998    
CIB :
G06F 9/38 (2006.01), G06F 12/14 (2006.01)
Déposants : HEWLETT-PACKARD COMPANY [US/US]; Legal Dept., MS 20BN, 3000 Hanover Street, Palo Alto, CA 94304 (US)
Inventeurs : FARABOSCHI, Paolo; (US).
SUCH-VICENTE, Alberto; (ES)
Mandataire : SCHUYLER, Marc, P.; Hewlett-Packard Company, Legal Dept., MS 20BN, 3000 Hanover Street, Palo Alto, CA 94304 (US)
Données relatives à la priorité :
08/767,449 16.12.1996 US
Titre (EN) METHOD AND APPARATUS FOR PROTECTING MEMORY-MAPPED DEVICES FROM SIDE EFFECTS OF SPECULATIVE INSTRUCTIONS
(FR) PROCEDE ET APPAREIL DE PROTECTION DE DISPOSITIFS A TOPOGRAPHIE MEMOIRE CONTRE LES EFFETS SECONDAIRES D'INSTRUCTIONS SPECULATIVES
Abrégé : front page image
(EN)A computer system includes a CPU for executing conventional instructions and speculative instructions, and a memory controller coupled to a system bus. In response to an access operation by one of the instructions, the CPU generates a speculative instruction bit and a corresponding access address. The access address represents a location in a global address space which includes a first address space and a second address space. The speculative instruction bit is asserted when the corresponding access address is generated by a speculative instruction. The memory controller discards the access operation when the speculative instruction bit is asserted and the access address is in the second address space. Thus, the speculative instruction is prevented from accessing the second address space. In one embodiment, the computer system includes a memory coupled to the system bus and mapped to the first address space, and an I/O device coupled to the system bus and mapped to the second address space. The speculative instruction is prevented from accessing the I/O device.
(FR)Un système informatique comporte une unité centrale (U.C) servant à l'exécution d'instructions classiques et d'instructions spéculatives, et un circuit de commande de la mémoire couplé à un bus système. En réponse à une opération d'accès par l'une des instructions, l'U.C génère un bit d'instruction spéculative et une adresse d'accès correspondante. Cette adresse d'accès représente un emplacement dans un espace global d'adresses qui est constitué d'un premier espace d'adresses et d'un second espace d'adresses. Le bit d'instruction spéculative est positionné lorsque l'adresse d'accès correspondante est générée par une instruction spéculative. Le circuit de commande de la mémoire rejette l'opération d'accès lorsque le bit d'instruction spéculative est positionné, et l'adresse d'accès se trouve dans le second espace d'adresses. Dans une réalisation, le système informatique comporte une mémoire couplée au bus système et mise en correspondance avec le premier espace d'adresses ainsi qu'un dispositif d'E/S couplé au bus système et mis en correspondance avec le second espace d'adresses. De la sorte, on empêche l'instruction spéculative d'accéder au dispositif d'E/S.
États désignés : JP.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)