WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998026451) DISPOSITIF BICMOS ET PROCEDE DE FABRICATION ASSOCIE
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/026451    N° de la demande internationale :    PCT/US1996/008004
Date de publication : 18.06.1998 Date de dépôt international : 24.05.1996
CIB :
H01L 21/8249 (2006.01), H01L 27/06 (2006.01)
Déposants : NATIONAL SEMICONDUCTOR CORPORATION [US/US]; 2900 Semiconductor Drive, M/S D3-579, Santa Clara, CA 95052 (US)
Inventeurs : HEBERT, Francois; (US).
CHEN, Datong; (US).
BASHIR, Rashid; (US)
Mandataire : TREMAIN, Allen; National Semiconductor Corporation, 2900 Semiconductor Drive, M/S D3-579, Santa Clara, CA 95052 (US)
Données relatives à la priorité :
Titre (EN) BICMOS DEVICE AND METHOD FOR PRODUCING THE SAME
(FR) DISPOSITIF BICMOS ET PROCEDE DE FABRICATION ASSOCIE
Abrégé : front page image
(EN)A truly complementary bipolar transistor structure and a combined bipolar and CMOS transistor structure are disclosed, each including a silicide layer (122) formed upon a substrate that acts as an extrinsic base and gate. Optionally, a layer of polysilicon (120) can be formed between the silicide layer and the substrate. An oxide layer (LTO) is formed or deposited over the silicide layer by chemical vapor deposition (CVD). Selected regions are defined and etched using a photoresist layer. Subsequent steps of implanting, etching and metalization are performed to produce transistors with reduced gate and extrinsic base resistances. Polysilicon may be used, instead of metal, as a contact in one embodiment of the invention.
(FR)L'invention concerne une structure transistor réellement bipolaire complémentaire et une structure transistor combinée bipolaire et CMOS. Chaque structure comprend une couche de siliciure (122) formée sur un substrat qui joue le rôle de base extrinsèque et de grille. Eventuellement, une couche de silicium polycristallin (120) peut être formée entre la couche de siliciure et le substrat. On forme ou dépose une couche d'oxyde (oxydation à basse température) sur la couche de siliciure par dépôt chimique en phase vapeur (DCPV). On définit des zones sélectionnées et on les grave au moyen d'une couche de photorésine. On met en oeuvre les étapes ultérieures d'implantation, de gravure et de métallisation, de façon à produire des transistors ayant des résistances de grille et de base extrinsèque réduites. Dans l'un des modes de réalisation de l'invention, on peut utiliser comme contact le silicium polycristallin à la place du métal.
États désignés : DE, KR.
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)