WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998026423) ENREGISTREUR A DECALAGE BIDIRECTIONNEL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/026423    N° de la demande internationale :    PCT/US1997/021411
Date de publication : 18.06.1998 Date de dépôt international : 21.11.1997
Demande présentée en vertu du Chapitre 2 :    23.06.1998    
CIB :
G09G 3/36 (2006.01), G11C 8/04 (2006.01), G11C 19/28 (2006.01)
Déposants : THOMSON MULTIMEDIA S.A. [FR/FR]; 46, quai A. Le Gallo, F-92648 Boulogne Cedex (FR) (Tous Sauf US).
HUQ, Ruquiya, Ismat, Ara [US/US]; (US) (US Seulement)
Inventeurs : HUQ, Ruquiya, Ismat, Ara; (US)
Mandataire : TRIPOLI, Joseph, S.; GE & RCA Licensing Management Operation, Inc., P.O. Box 5312, Princeton, NJ 08543 (US)
Données relatives à la priorité :
08/761,918 09.12.1996 US
Titre (EN) BI-DIRECTIONAL SHIFT REGISTER
(FR) ENREGISTREUR A DECALAGE BIDIRECTIONNEL
Abrégé : front page image
(EN)A bi-directional shift register for scanning a liquid crystal display includes (n-2,...n+2) cascaded stages (Figure 1). A given stage (n, Figure 2) includes an output transistor having a clock signal (C1/C3) coupled thereto. A first input section (18, 18a) is responsive to an output pulse (OUTn-1) of a second stage (n-1) for generating a control signal that is coupled to the transistor to condition the output transistor periodically for operation (gate of 16) in a conduction state when shifting in a first direction is selected. The input section is responsive to an output pulse (n+1) of a third stage (n-1-n) for periodically conditioning the output transistor to operate in the (n+1) conduction state, when shifting in the opposite direction is selected (n+1-n). When the clock signal occurs and the transistor is conditioned for the operation in the conduction state, an output pulse is generated at an output (118) of the given stage. A second input section (25, 25a) is responsive to a corresponding output pulse (OUTn+2, OUTn-2) of a corresponding stage (n+2, n-2) for varying the control signal to condition periodically the output transistor for operation in a non-conductive state to disable the generation of the given stage output pulse, when the clock signal occurs.
(FR)L'invention concerne un enregistreur à décalage bidirectionnel permettant de balayer un écran à cristaux liquides constitué de (n-2,...n+2) étages montés en cascade (Figure 1). Un étage donné (n, Figure 2) comprend un transistor de sortie auquel est couplé un signal de synchronisation (C1/C3). Un premier étage d'entrée (18, 18a), qui réagit à l'impulsion de sortie (OUTn-1) d'un deuxième étage (n-1), génère un signal de contrôle couplé au transistor de façon à mettre périodiquement en condition le transistor de sortie en vue du fonctionnement (grille du 16) à l'état conducteur, lorsque le décalage est sélectionné pour un premier sens. L'étage d'entrée réagit à l'impulsion de sortie (n+1) d'un troisième étage (n-1-n) de façon à mettre périodiquement en condition le transistor de sortie en vue du fonctionnement à l'état conducteur (n+1), lorsque le décalage est sélectionné en sens inverse (n+1-n). En présence du signal de synchronisation, le transistor mis en condition de fonctionnement à l'état conducteur, une impulsion de sortie est générée au niveau de la sortie (118) de l'étage considéré. Un deuxième étage d'entrée (25, 25a) réagit à l'impulsion de sortie (OUTn+2, OUTn-2) d'un étage correspondant (n+2, n-2) de façon à faire varier le signal de contrôle commandant le conditionnement périodique du transistor de sortie déclenchant le fonctionnement à l'état non conducteur de façon à interdire la génération de l'impulsion de sortie de l'étage considéré, en présence du signal de synchronisation.
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, KE, LS, MW, SD, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)