WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998025368) PROCEDE ET CIRCUIT POUR PRODUIRE UN SIGNAL D'HORLOGE CENTRAL
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/025368    N° de la demande internationale :    PCT/DK1997/000549
Date de publication : 11.06.1998 Date de dépôt international : 02.12.1997
Demande présentée en vertu du Chapitre 2 :    06.07.1998    
CIB :
G06F 1/08 (2006.01), H03L 7/07 (2006.01), H04J 3/06 (2006.01)
Déposants : DSC COMMUNICATIONS A/S [DK/DK]; Lautrupbjerg 7-11, DK-2750 Ballerup (DK) (Tous Sauf US).
HEDE, Carsten [DK/DK]; (DK) (US Seulement)
Inventeurs : HEDE, Carsten; (DK)
Mandataire : HOFMAN-BANG & BOUTARD, LEHMAN & REE A/S; Hans Bekkevolds Allé 7, DK-2900 Hellerup (DK)
Données relatives à la priorité :
1380/96 04.12.1996 DK
Titre (EN) A METHOD AND A CIRCUIT FOR GENERATING A CENTRAL CLOCK SIGNAL
(FR) PROCEDE ET CIRCUIT POUR PRODUIRE UN SIGNAL D'HORLOGE CENTRAL
Abrégé : front page image
(EN)In a method of generating a central clock signal, said signal may periodically be locked to a selected one of a plurality of external clock signals. Each of the external clock signals is generated in phase-locked relationship with an external reference signal by a digital phase-locked loop comprising a numerically controlled oscillator (6), which generates the clock signal of the loop by division of a common system clock signal, fed to all loops, by a factor which is determined by a digital error signal. The digital error signal indicates a phase difference between the clock signal of the loop and the external reference signal of the loop. The digital error signal from the selected phase-locked loop is transferred to a central numerically controlled oscillator (7), which generates the central clock signal by division of the common system clock signal by a factor which is determined by the transferred digital error signal. A corresponding circuit comprises a central numerically controlled oscillator (7) and is adapted to transfer the digital error signal from the selected phase-locked loop to the central numerically controlled oscillator (7). The numerically controlled oscillator (7) is adapted to generate the central clock signal by division of the common system clock signal by said factor.
(FR)Cette invention se rapporte à un procédé pour produire un signal d'horloge central, dans lequel ce signal peut être périodiquement verrouillé sur un signal choisi parmi plusieurs signaux d'horloges externes. Chacun de ces signaux d'horloges externes est produit avec un verrouillage de phase par rapport à un signal de référence externe par une boucle à verrouillage de phase numérique comprenant un oscillateur à commande numérique (6), qui produit le signal d'horloge de la boucle par division d'un signal d'horloge de système commun, introduit dans toutes les boucles, par un facteur qui est déterminé par un signal d'erreur numérique. Le signal d'erreur numérique indique une différence de phase entre le signal d'horloge de la boucle et le signal de référence externe de la boucle. Le signal d'erreur numérique provenant de la boucle à verrouillage de phase choisie est transféré à un oscillateur à commande numérique central (7), qui produit le signal d'horloge central par division du signal d'horloge de système commun par un facteur qui est déterminé par le signal d'erreur numérique transféré. Un circuit correspondant comprend un oscillateur à commande numérique central (7) et sert à transférer le signal d'erreur numérique de la boucle à verrouillage de phase choisie jusqu'à l'oscillateur à commande numérique central (7). L'oscillateur à commande numérique (7) est conçu pour produire le signal d'horloge central en divisant le signal d'horloge de système commun par ledit facteur.
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, KE, LS, MW, SD, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)