WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO1998025367) PROCEDE ET CIRCUIT POUR PRODUIRE UN SIGNAL D'HORLOGE DE SYSTEME
Dernières données bibliographiques dont dispose le Bureau international   

N° de publication :    WO/1998/025367    N° de la demande internationale :    PCT/DK1997/000548
Date de publication : 11.06.1998 Date de dépôt international : 02.12.1997
Demande présentée en vertu du Chapitre 2 :    03.07.1998    
CIB :
G06F 1/08 (2006.01), H03L 7/07 (2006.01), H04J 3/06 (2006.01)
Déposants : DSC COMMUNICATIONS A/S [DK/DK]; Lautrupbjerg 7-11, DK-2750 Ballerup (DK) (Tous Sauf US).
NIELSEN, Anders, Bøje [DK/DK]; (DK) (US Seulement)
Inventeurs : NIELSEN, Anders, Bøje; (DK)
Mandataire : HOFMAN-BANG & BOUTARD, LEHMANN & REE A/S; Hans Bekkevolds Allé 7, DK-2900 Hellerup (DK)
Données relatives à la priorité :
1381/96 04.12.1996 DK
Titre (EN) A METHOD AND A CIRCUIT FOR GENERATING A SYSTEM CLOCK SIGNAL
(FR) PROCEDE ET CIRCUIT POUR PRODUIRE UN SIGNAL D'HORLOGE DE SYSTEME
Abrégé : front page image
(EN)In a method of generating a system clock signal, said signal may be periodically locked to a selected one of a plurality of phase-locked loops. Each of these emits a clock signal in phase-locked relationship with an external reference signal, and they comprise a numerically controlled oscillator (11) which generates the clock signal of the loop by division of the system clock signal. A digital error signal, which indicates a phase difference between the clock signal of the loop and the external reference signal of the loop, is transferred from the selected phase-locked loop to a central numerically controlled oscillator (12), and the system clock signal is locked to the output signal from the central numerically controlled oscillator (12). A corresponding circuit comprises a central module (7) having a system clock generator (1) and a plurality of external modules (8, 9) each having a phase-locked loop. The central module (7) comprises a numerically controlled oscillator (12), and each of the phase-locked loops is adapted to transfer a digital error signal, which indicates a phase difference between the clock signal of the loop and the external reference signal of the loop, to the central numerically controlled oscillator (12). The system clock generator (1) is adapted to lock the system clock signal to the central numerically controlled oscillator (12).
(FR)Cette invention se rapporte à un procédé pour produire un signal d'horloge de système, dans lequel ce signal peut être périodiquement verrouillé sur une boucle à verrouillage de phase choisie parmi plusieurs boucles à verrouillage de phase. Chacune de ces boucles émet un signal d'horloge verrouillé en phase par rapport à un signal de référence externe et ces boucles comprennent un oscillateur à commande numérique (11) qui génère le signal d'horloge de la boucle par division du signal d'horloge de système. Un signal d'erreur numérique, qui indique une différence de phase entre le signal d'horloge de la boucle et le signal de référence externe de la boucle, est transféré de la boucle à verrouillage de phase choisie jusqu'à un oscillateur à commande numérique centrale (12), et le signal d'horloge de système est verrouillé sur le signal de sortie provenant de l'oscillateur à commande numérique centrale (12). Un circuit correspondant comprend un module central (7) comportant un générateur de signaux d'horloge de système (1) et plusieurs modules externes (8, 9) ayant chacun une boucle à verrouillage de phase. Le module central (7) comprend un oscillateur à commande numérique (12) et chacune des boucles à verrouillage de phase est conçue pour transférer à l'oscillateur à commande numérique centrale (12) un signal d'erreur numérique, qui indique une différence de phase entre le signal d'horloge de la boucle et le signal de référence externe de la boucle. Ce générateur de signaux d'horloge de système (1) est conçu pour verrouiller le signal d'horloge de système sur l'oscillateur à commande numérique centrale (12).
États désignés : AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, GH, HU, ID, IL, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (GH, KE, LS, MW, SD, SZ, UG, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
Office européen des brevets (OEB) (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)